- 摘要 鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機或發(fā)射機中，主要提供本振（LO）功能；也可用于時鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時鐘源。由于每一代
- 關(guān)鍵字：
管理 設計 電源 技術(shù) PLL 基于
- AD9850簡介 DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣泛使用在電信與電子儀器領域，是實現(xiàn)設備
- 關(guān)鍵字：
單片機 接口 分析 及其 原理 芯片 AD9850 工作 DDS
- 中心議題： 基于DDS的寄生電感測量儀的測量原理 寄生電感測量儀的掃頻發(fā)生器設計 寄生電感測量儀的諧振點檢測電路分析 寄生電感測量儀的主要軟件流程設計解決方案： 基于DDS的寄生電感測量儀的設計
- 關(guān)鍵字：
DDS 寄生電感 測量儀
- 引言 超聲波電機(USM)具有能夠直接輸出低轉(zhuǎn)速大力矩，瞬態(tài)響應快(可達ms量級)、定位精度高(可達nm量級)，無電磁干擾等諸多優(yōu)點。USM的運行需要有兩路具有一定幅值，相位上正交(或可調(diào))，頻率在20 kHz以上的高頻交
- 關(guān)鍵字：
電源 設計 測試 電機 DDS 超聲波 基于
- DDS+MCU實現(xiàn)運算放大器參數(shù)測量系統(tǒng),引言 為了方便用戶準確掌握手中運放的各項參數(shù),本文提供了一種采用可編程DDS芯片和MCU的測量系統(tǒng),可自動測量集成運放的5項基本參數(shù),以小液晶屏顯示測量結(jié)果,并可根據(jù)需要打印測量的結(jié)果,與現(xiàn)有的BJ3195等昂貴測試
- 關(guān)鍵字：
參數(shù) 測量 系統(tǒng) 放大器 運算 MCU 實現(xiàn) DDS
- 這是一個AVR DDS信號發(fā)生器V2.0新的實施，已經(jīng)在scienceprog.com出版。 很明顯，對于原原理圖和固件完全歸功于 ...
- 關(guān)鍵字：
DDS AVR信號發(fā)生器
- 環(huán)路濾波器具有低通特性,它可以起到圖1-5(a)中低通濾波器的作用,更重要的是它對環(huán)路參數(shù)調(diào)整起著決定性的作 ...
- 關(guān)鍵字：
pll 環(huán)路 濾波器
- 基于DDS技術(shù)的超聲波功率源的設計,近年來,超聲波在工業(yè)中的應用不斷涌現(xiàn),比如超聲波探傷,超聲波清洗等等。伴隨著超聲研究的熱門，如何有效的產(chǎn)生符合要求的超聲波功率源也變的迫切起來，其性能特點直接影響著超聲的研究工作。上述研究需要超聲波具有高
- 關(guān)鍵字：
功率 設計 超聲波 技術(shù) DDS 基于
- 省電設計將 DDS 的靈活性擴展到便攜式設備,直接數(shù)字頻率合成(DDS)具有快速頻率切換和調(diào)制能力，應用廣泛。但是，當?shù)凸暮偷统杀臼侵饕紤]因素時，DDS常常不得不退居其次，讓位于模擬鎖相環(huán)(PLL)。AD9913改變了這一局面，不僅能在125MHz輸出帶寬范圍提供DDS
- 關(guān)鍵字：
便攜式 設備 擴展 靈活性 DDS 設計
- 摘 要：本文簡要介紹DDS器件AD9858的系統(tǒng)結(jié)構(gòu)和基本原理,以及使用AD9858實現(xiàn)復雜雷達信號源的原理和方法,并以AD9858產(chǎn)生二相碼為例,說明了AD9858的基本特點和使用中應該注意的一些問題?！ ￡P(guān)鍵詞：復雜雷達信號源;
- 關(guān)鍵字：
9858 DDS AD 器件
- 摘要：提出了基于DDS的寬帶頻率合成器的設計方案，給出了主要的硬件選擇，對頻率合成器的原理進行了詳細的闡述，并且對該頻率合成器的雜波抑制和相位噪聲進行了分析，最后對樣機的性能進行了測試，結(jié)果表明該寬帶
- 關(guān)鍵字：
DDS 寬帶頻率 合成器 設計方案
- 在高可靠應用領域，如果設計得當，將不會存在類似于MCU的復位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現(xiàn)在，幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。
- 關(guān)鍵字：
DDS 優(yōu)化設計
- 摘要：針對跳頻通信系統(tǒng)有固有噪聲的特點，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點，并采用Altera公司的Quartus-Ⅱ_10．1軟件進行設計綜合，提出了一種新型的跳頻信號源。結(jié)果表明，該設計中DPLL時鐘可達到12
- 關(guān)鍵字：
FPGA DPLL DDS 跳頻信號源
- 摘要 介紹了DDS的基本原理及雜散來源，分析了相位截斷雜散原因和普通相位擾動原理，并在此基礎上提出一種改進的二階相位擾動方法。文中對該方法做了推導和論證。研究發(fā)現(xiàn)，使用該方法對DDS雜散的抑制效果比普通相位擾
- 關(guān)鍵字：
抑制 方法 DDS 擾動 二階相位 基于
- 擁有模擬和數(shù)字領域的優(yōu)勢技術(shù)、提供領先的混合信號半導體解決方案的供應商 IDT? 公司(Integrated Device Technology, Inc.; NASDAQ: IDTI) 面向便攜應用推出全球首款集成可編程時鐘發(fā)生器的音頻子系統(tǒng)。新器件通過集成，可實現(xiàn)占板空間的最小化、降低系統(tǒng)成本，同時由于無需長貨期的外部晶體和振蕩器，縮短產(chǎn)品上市時間。
- 關(guān)鍵字：
IDT 音頻 PLL
dds+pll介紹
您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473