dds+pll 文章進(jìn)入dds+pll技術(shù)社區(qū)

基于FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

引言并行測(cè)試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測(cè)試，關(guān)鍵是對(duì)測(cè)試任務(wù)的分...
關(guān)鍵字： FPGA NiosII FIFO DDS 多通道激勵(lì)信號(hào)

基于MXT8051的太陽(yáng)能可調(diào)逆變電源

隨國(guó)家節(jié)能環(huán)保推行政策的出臺(tái)以及太陽(yáng)能開發(fā)技術(shù)的不斷完善，太陽(yáng)能作為一種綠色的能源逐漸為工業(yè)和家庭所用;但如今外設(shè)工作復(fù)雜多變，對(duì)電源(特別是交流電源)的要求越來(lái)越嚴(yán)峻,本設(shè)計(jì)針對(duì)這一瓶頸提供了一套控制系統(tǒng)，可以有效解決多種環(huán)境下的用電?；贛XT8051的太陽(yáng)能可調(diào)逆變電源采用MXT8051做微控制器控制，12864液晶顯示，鍵盤輸入，正弦波頻率、相位及幅值的調(diào)制;再由放過(guò)充模塊控制太陽(yáng)能板的充電儲(chǔ)能輸出;正弦波輸出調(diào)節(jié)模塊由DDS芯片AD98508集成模塊產(chǎn)生可調(diào)節(jié)波形，再由高頻放大模塊放大輸出。整個(gè)
關(guān)鍵字：時(shí)代民芯 MXT8051 DDS AD9850

基于單片機(jī)的頻率特性測(cè)試儀設(shè)計(jì)

本文介紹了基于DDS技術(shù)的頻率特性測(cè)試儀的設(shè)計(jì)方法。在設(shè)計(jì)中掃頻信號(hào)源采用DDS芯片AD9851實(shí)現(xiàn)，以單片機(jī)AT89C52為控制核心，控制整個(gè)系統(tǒng)協(xié)調(diào)工作并實(shí)時(shí)對(duì)所測(cè)數(shù)據(jù)進(jìn)行處理， LCD顯示幅頻特性和相頻特性曲線，實(shí)現(xiàn)了系統(tǒng)的小型化和全數(shù)字化。
關(guān)鍵字：單片機(jī) 測(cè)試儀 DDS 幅頻特性相頻特性 201006

PLL-VCO設(shè)計(jì)及制作

在此說(shuō)明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。
此一PLL-VCO電路的設(shè)計(jì)規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
關(guān)鍵字： PLL-VCO

PLL電路設(shè)計(jì)原理及制作

在通信機(jī)等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

無(wú)論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無(wú)法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無(wú)法
關(guān)鍵字： PLL 電路設(shè)計(jì) 原理

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路

電路的功能如果要求振蕩頻率準(zhǔn)確、穩(wěn)定度好，采用石英晶體振蕩器作本振的PLL合成振蕩電路是比較合適的。但本電路采用了C-MOS型的PLL IC（4046），VCO輸出為方波，能以1KHZ為一級(jí)在1KHZ~399KHZ范圍內(nèi)連續(xù)變化。全部采
關(guān)鍵字： PLL 合成振蕩電路 399KHZ 穩(wěn)定晶體振蕩器等效頻率

采用PLL（鎖相環(huán)）IC的頻率N（1~10）倍增電路

電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個(gè)脈沖，可變成10KHZ的脈沖信號(hào)。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
關(guān)鍵字： PLL 10 IC的鎖相環(huán)

ADI 發(fā)布針對(duì)RF設(shè)計(jì)的新版PLL頻率合成器設(shè)計(jì)軟件

　　ADI全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，和提供覆蓋整個(gè) RF 信號(hào)鏈的 RF IC 功能模塊的全球領(lǐng)導(dǎo)者，最近宣布發(fā)布 ADIsimPLL(TM) 3.3版 ( http://www.analog.com/adisimpll )，這是其大獲成功的鎖相環(huán) (PLL) 電路設(shè)計(jì)和評(píng)估工具的最新版本。ADIsimPLL 3.3版 ( http://www.analog.com/adisimpll ) 可協(xié)助用戶對(duì)采用 ADI PLL 頻率合成器 ( http://www.analog.com/zh/p
關(guān)鍵字： ADI PLL 頻率合成器

Hittite PLL以質(zhì)取勝

　　頻率源可以說(shuō)是一個(gè)通信系統(tǒng)的心臟，心臟的好壞很大程度上決定著一個(gè)機(jī)體的健康狀況，而鎖相環(huán)又是頻率源的主要組成部分，因此性能優(yōu)異的鎖相環(huán)芯片對(duì)于通信系統(tǒng)來(lái)說(shuō)是非常重要的。　　鎖相環(huán)的相位噪聲對(duì)電子設(shè)備和電子系統(tǒng)的性能影響很大。從頻域看它分布在載波信號(hào)兩旁按冪律譜分布，無(wú)論做發(fā)射激勵(lì)信號(hào)，還是接收機(jī)本振信號(hào)以及各種頻率基準(zhǔn)時(shí)，這些相位噪聲將在解調(diào)過(guò)程中都會(huì)和信號(hào)一樣出現(xiàn)在解調(diào)終端，引起基帶信噪比下降，誤碼率增加。　　低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒(méi)有集成VCO兩種。集成VCO的PL
關(guān)鍵字：世強(qiáng)電訊 PLL 基站類鎖相環(huán)

一種基于DDS技術(shù)的信號(hào)發(fā)生器研究與實(shí)現(xiàn)

首先闡述了DDS技術(shù)的基本原理，在此基礎(chǔ)上，實(shí)現(xiàn)了一種采用單片機(jī)AT89S52控制AD9850芯片的任意信號(hào)發(fā)生器系統(tǒng)。理論研究和實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)可產(chǎn)生頻率和幅值均可調(diào)的正弦波、三角波和方波，且頻帶寬、精度高、穩(wěn)定性好。
關(guān)鍵字： DDS 信號(hào)發(fā)生器

基于DDS+PLL高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

基于DDS+PLL高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)。詳細(xì)介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運(yùn)用ADS和ADISimPLL軟件對(duì)設(shè)計(jì)方案進(jìn)行
關(guān)鍵字：合成器設(shè)計(jì) 實(shí)現(xiàn) 頻率高性能 DDS PLL 基于

DDS+PLL高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

DDS+PLL高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)。詳細(xì)介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運(yùn)用ADS和ADISimPLL軟件對(duì)設(shè)計(jì)方案進(jìn)行
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 合成器頻率 PLL 高性能 DDS

基于AD9951射頻正弦波信號(hào)發(fā)生器的設(shè)計(jì)

關(guān)鍵字：射頻信號(hào)發(fā)生器直接數(shù)字頻率合成器(DDS) AD9951 RS232 正弦波

基于FPGA的DDS設(shè)計(jì)

摘要：利用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Ahera公司
關(guān)鍵字： FPGA DDS

基于PLL和TDA7010T的無(wú)線收發(fā)系統(tǒng)設(shè)計(jì)

摘要：設(shè)計(jì)一種基于PLL和TDA7010T的無(wú)線收發(fā)系統(tǒng)。該系統(tǒng)由發(fā)射電路、接收電路和控制電路3部分組成。發(fā)射電路采用FM和FSK調(diào)制方式，用鎖相環(huán)(PLL)穩(wěn)定栽渡頻率，實(shí)現(xiàn)模擬語(yǔ)音信號(hào)和英文短信的發(fā)射。接收電路以TDA701
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 收發(fā) 無(wú)線 PLL TDA7010T 基于