dds+pll 文章進(jìn)入dds+pll技術(shù)社區(qū)

一種基于DDS的幅值可調(diào)信號(hào)發(fā)生器的設(shè)計(jì)

提出了一種基于DDS(Direct Digital Synthesize)AD9850的頻率、相位、幅值均可調(diào)節(jié)的正弦信號(hào)發(fā)生器。該正弦信號(hào)發(fā)生器采用AT89S52單片機(jī)為控制器，D／A轉(zhuǎn)換器TLC5615與乘法器AD534相結(jié)合。實(shí)現(xiàn)輸出正弦信號(hào)幅值可控，采用AD8ll控制輸出正弦信號(hào)電壓幅值，產(chǎn)生50 H2~3 kHz頻段的正弦波，步進(jìn)頻率為50 Hz。該信號(hào)發(fā)生器可應(yīng)用在交變磁場測量儀和試驗(yàn)儀器、工程設(shè)計(jì)的函數(shù)發(fā)生器中。
關(guān)鍵字： DDS 可調(diào) 信號(hào)發(fā)生器設(shè)計(jì) 基于模擬 AD9850 TLC5615

基于DDS的數(shù)字PLL

　　多年以來，作為業(yè)界主流產(chǎn)品的模擬PLL已被熟知，模擬PLL性能穩(wěn)定，可為頻率合成和抖動(dòng)消除提供低成本的解決方案，工作頻率高達(dá)8GHz及以上。然而新興的基于直接數(shù)字頻率合成（DDS）的數(shù)字PLL在某些應(yīng)用中極具競爭力。本文比較了模擬PLL和基于DDS的數(shù)字PLL之間的差異，以及如何利用這些差異來指導(dǎo)設(shè)計(jì)人員選擇最佳的解決方案。　　數(shù)字PLL利用數(shù)字邏輯實(shí)現(xiàn)傳統(tǒng)的PLL模塊。雖然實(shí)現(xiàn)數(shù)字PLL的方法有很多，但本文只介紹基于DDS的數(shù)字PLL架構(gòu)。　　圖1 典型的模擬PLL結(jié)構(gòu)框圖
關(guān)鍵字： PLL DDS 分頻器鑒相器 DAC VCO

基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)實(shí)現(xiàn)

直接數(shù)字頻率合成技術(shù)(DirectDigitalFrequencySynthesis,即DDFS,一般簡稱DDS)，是從相位概念出發(fā)直接合成...
關(guān)鍵字： FPGA器件累加器 DDS 低通濾波器集成工藝乘法器反饋電路查找表線性相位 PCI局部總線

基于DDS的數(shù)字PLL

　　多年以來，作為業(yè)界主流產(chǎn)品的模擬PLL已被熟知，模擬PLL性能穩(wěn)定，可為頻率合成和抖動(dòng)消除提供低成本的解決方案，工作頻率高達(dá)8GHz及以上。然而新興的基于直接數(shù)字頻率合成（DDS）的數(shù)字PLL在某些應(yīng)用中極具競爭力。　　數(shù)字PLL利用數(shù)字邏輯實(shí)現(xiàn)傳統(tǒng)的PLL模塊。雖然實(shí)現(xiàn)數(shù)字PLL的方法有很多，但本文只介紹基于DDS的數(shù)字PLL架構(gòu)。圖1 典型的模擬PLL結(jié)構(gòu)框圖　　圖1所示的是典型的模擬PLL。輸入信號(hào)首先進(jìn)入?yún)⒖挤诸l器，參考分頻器可降低輸入鑒相器的信號(hào)頻率。在PLL中，參考分頻器的
關(guān)鍵字： DDS 數(shù)字PLL

基于DDS技術(shù)的任意波形發(fā)生器研究與設(shè)計(jì)

關(guān)鍵字： DDS 任意波形發(fā)生器

ADI公司的可編程時(shí)鐘發(fā)生器簡化系統(tǒng)設(shè)計(jì)并減少時(shí)鐘器件數(shù)量

　　中國北京——Analog Devices, Inc.（紐約證券交易所代碼：ADI），全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最新推出一對(duì)時(shí)鐘發(fā)生與分配IC——AD9520與AD9522，實(shí)現(xiàn)了業(yè)界最佳的器件集成度、低噪聲、低抖動(dòng)性能與信號(hào)輸出靈活性的完美組合。 AD9520與AD9522多輸出時(shí)鐘發(fā)生器內(nèi)置一個(gè)512 Byte的嵌入式EEPROM存儲(chǔ)器模塊，為系統(tǒng)工程師提供了可用作時(shí)鐘源和系統(tǒng)時(shí)鐘的雙重可編程時(shí)鐘解決方案。通過利用片上存儲(chǔ)器對(duì)具體的輸出
關(guān)鍵字： EEPROM 冗余基準(zhǔn) PLL Analog Devices

基于C8051F060單片機(jī)控制AD9833實(shí)現(xiàn)FSK調(diào)制

　　引言　　在數(shù)字信息傳輸中，基帶數(shù)字信號(hào)通常要經(jīng)過調(diào)制器調(diào)制，將頻率搬移到適合信息傳輸?shù)念l段上。2FSK就是用數(shù)字信號(hào)去調(diào)制載波的頻率（移頻鍵控），由于它具有方法簡單、易于實(shí)現(xiàn)、抗噪聲和抗衰落性能較強(qiáng)等優(yōu)點(diǎn)，因此在現(xiàn)代數(shù)字通信系統(tǒng)的低、中速數(shù)據(jù)傳輸中得到了廣泛應(yīng)用。　　直接數(shù)字頻率合成技術(shù)(DDS)將先進(jìn)的數(shù)字處理技術(shù)與方法引入信號(hào)合成領(lǐng)域。DDS器件采用高速數(shù)字電路和高速D/A轉(zhuǎn)換技術(shù)，具備頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號(hào)頻率和相位可快速程控切換等優(yōu)點(diǎn)，可以
關(guān)鍵字：數(shù)字信號(hào) 調(diào)制器 DDS 單片機(jī)控

基于FPGA的高階QAM調(diào)制器的分析與設(shè)計(jì)

多電平正交幅度調(diào)制MQAM(MultilevelQuadratureAmplitudeModulation)是一種振幅和相位相結(jié)合的高階調(diào)制方...
關(guān)鍵字：累加器 FIR濾波器查找表調(diào)制器線性相位 FPGA實(shí)現(xiàn) DDS 碼間干擾 Matlab軟件乘法器

DDS直接數(shù)字頻率合成技術(shù)在鐵路信號(hào)系統(tǒng)中的應(yīng)用

摘要：基于對(duì)我國鐵路主要制式信號(hào)的典型參數(shù)特征的分析和研究，通過MATLAB仿真軟件建立我國主要制式信號(hào)的數(shù)學(xué)模型，在重點(diǎn)解決邊頻精度、相位連續(xù)、差分放大等關(guān)鍵問題的前提下，提出采用DDS直接數(shù)字頻率合成技術(shù)生成我國鐵路專用2FSK(二進(jìn)制頻移鍵控)調(diào)制信號(hào)的新方法，并給出相關(guān)的硬件、軟件設(shè)計(jì)。關(guān)鍵詞：鐵路信號(hào)；直接數(shù)字頻率合成；頻移鍵控　　2008年5月12日收到本文。郜洪民：助理研究員，從事鐵路列車自動(dòng)控制研究。引言　　隨著我國鐵路客運(yùn)專線、高速鐵路建設(shè)步伐的加快，研究開發(fā)以一體化、網(wǎng)
關(guān)鍵字： DDS 鐵路信號(hào) 直接數(shù)字頻率合成頻移鍵控 200809

精確控制DDS輸出信號(hào)幅度的一種新方法

　　DDS技術(shù)作為一種先進(jìn)的直接數(shù)字頻率合成技術(shù)，用數(shù)字控制的方法從一個(gè)頻率基準(zhǔn)源產(chǎn)生多種頻率，具有高可靠性、高集成度、高頻率分辨率及頻率變化快、控制靈活等特點(diǎn)，在通信與儀表領(lǐng)域得到了廣泛的應(yīng)用。采用DDS芯片制作的信號(hào)源，輸出信號(hào)的頻率和幅度都可由微機(jī)來精確控制，調(diào)節(jié)非常方便，常用的幅度調(diào)節(jié)方法是在DDS輸出端加數(shù)字增益控制電路，或者通過改變DAC的參考電壓或編程電阻來實(shí)現(xiàn)。本文介紹一種新的幅度控制方法，通過控制DDS的DAC滿刻度電流的大小來實(shí)現(xiàn)對(duì)輸出幅度的調(diào)節(jié)，能夠保證DDS的無雜散動(dòng)態(tài)輸出范圍（S
關(guān)鍵字：單片機(jī) DDS 數(shù)字頻率 SFDR D/A 轉(zhuǎn)換器

Maxim推出基于晶體的鎖相環(huán)300MHz至450MHz ASK/FSK發(fā)送器

　　Maxim推出基于晶體的鎖相環(huán)（PLL） VHF/UHF發(fā)送器MAX7057，能夠在較寬的頻率范圍內(nèi)發(fā)送OOK/ASK/FSK數(shù)據(jù)。器件配合適當(dāng)?shù)木w頻率，可以發(fā)送300MHz至450MHz范圍內(nèi)的任何信號(hào)，并能夠以高達(dá)100kbps的速率發(fā)送NRZ碼（50kbps曼徹斯特碼）。　　MAX7057集成了可編程分?jǐn)?shù)N PLL合成器和寬帶VCO，因而具有極大的靈活性。此外，還可以設(shè)置內(nèi)部電容，實(shí)現(xiàn)功率放大器（PA）與天線之間的阻抗匹配。這種拓?fù)浣Y(jié)構(gòu)可確保多個(gè)工作頻率下的高效率傳輸，從而使MAX7057
關(guān)鍵字： Maxim PLL 鎖相環(huán) 發(fā)送器

TI推出1.8V 可編程 VCXO 3-PLL 時(shí)鐘合成器

　　CDCE937 和 CDCEL937 均為基于 PLL 模塊的、低成本、高性能的可編程時(shí)鐘合成器，可以在單輸入頻率的不同頻率下生成多達(dá)七個(gè)輸出時(shí)鐘。每一個(gè)輸出均可以進(jìn)行系統(tǒng)內(nèi)編程，從而使用三個(gè)獨(dú)立的可配置 PLL 就可用于任何高達(dá) 230MHz 的時(shí)鐘頻率。該器件具有簡單的頻率同步，使零－PPM 時(shí)鐘生成成為可能。另外，這兩種合成器還具有擴(kuò)頻時(shí)鐘及片上 EEPROM 和通過 SDA/SCL 進(jìn)行系統(tǒng)內(nèi)熱編程的特點(diǎn)。對(duì)于數(shù)字媒體系統(tǒng)、流媒體、GPS 接收機(jī)、便攜式媒體以及DSP/OMAP/DaVinci
關(guān)鍵字： TI 時(shí)鐘合成器可編程 PLL

基于高性能DDS芯片AD9959的超寬帶步進(jìn)頻率探地雷達(dá)

DDS是一種用來從固定頻率時(shí)鐘源產(chǎn)生模擬輸出波形或者時(shí)鐘信號(hào)的數(shù)字技術(shù)，AD9959適合要求高達(dá)200 MHz的復(fù)雜高速頻率合成的應(yīng)用，包括超寬帶步進(jìn)頻率雷達(dá)、相位陣列雷達(dá)和光通信系統(tǒng)。AD9959集成了D／A轉(zhuǎn)換、SPI和CP，具有頻率轉(zhuǎn)換時(shí)問短、輸出頻帶寬的優(yōu)點(diǎn)，能夠滿足對(duì)低相位噪聲、低雜散噪聲、快速頻率切換以及寬帶線性掃描的要求，還可以應(yīng)用到跳頻通信中。采用該芯片設(shè)計(jì)的信號(hào)源結(jié)構(gòu)簡單、功能強(qiáng)大、抗干擾性優(yōu)越，具有良好的性價(jià)比。
關(guān)鍵字： 9959 DDS AD 性能

基于高性能DDS芯片AD9959的超寬帶步進(jìn)頻率探地雷達(dá)設(shè)計(jì)

　　0 引言　　探地雷達(dá)是近10年迅速發(fā)展起來的一種無損探測新技術(shù)，它具有探測速度快、高空間分辨率、對(duì)目標(biāo)的三維電磁特征敏感、可實(shí)現(xiàn)連續(xù)透視掃描以及二維彩色圖像實(shí)時(shí)顯示等優(yōu)點(diǎn)，目前已在工程勘察、水利隱患探測、工程質(zhì)量檢測、地下管網(wǎng)探測以及考古等領(lǐng)域得到了廣泛應(yīng)用。　　隨著雷達(dá)技術(shù)的迅速發(fā)展，人們對(duì)雷達(dá)信號(hào)的要求也越來越高。高精度、高掃描率、高抗干擾性、低截獲率成為人們追求的目標(biāo)。滿足這種需求除了靠產(chǎn)生復(fù)雜的雷達(dá)波形外，還需要在雷達(dá)系統(tǒng)中應(yīng)用高性能的器件。　　直接數(shù)字頻率合成方法具有傳統(tǒng)方法所
關(guān)鍵字：雷達(dá) 無損探測 DDS GPR

基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

前言　　調(diào)相脈沖信號(hào)可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號(hào)，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來軟件無線電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數(shù)字頻率合成）用于實(shí)現(xiàn)信號(hào)產(chǎn)生的應(yīng)用越來越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數(shù)字采樣存儲(chǔ)技術(shù)，可以產(chǎn)生點(diǎn)頻、線性調(diào)頻、ASK、PSK及FSK等各種形式的信號(hào)，其幅度和相位一致性好，具有電路控制簡單、相位精確、頻率分辨率高、頻率切換速度快、輸出信號(hào)相位噪聲低、易于實(shí)現(xiàn)全數(shù)字化設(shè)計(jì)等突出優(yōu)點(diǎn)。　　目前，DDS的ASIC芯片如
關(guān)鍵字： FPGA 信號(hào)源 ASIC QPSK DDS