dds+pll 文章 進(jìn)入dds+pll技術(shù)社區(qū)
基于內(nèi)插和QLA技術(shù)的并行DDS的實現(xiàn)
- 1 引 言 直接數(shù)字頻率合成技術(shù)(Direel Digital FrequencySynthesis，DDS)稱為第三代頻率合成技術(shù)，他利用正弦信號的相位與時間呈線性關(guān)系的特性，通過查表的方式得到信號的瞬時幅值，從而實現(xiàn)頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且具有超寬的相對帶寬，超高的變頻速率，超細(xì)的分辨率以及相位的連續(xù)性和產(chǎn)生任意波形(AWG)的特點。 目前所使用的大部分DDS結(jié)構(gòu)，在相位累加模塊和相位幅度轉(zhuǎn)換模塊均采用了流水線技術(shù)和某些壓縮算法等，但都不能從根本上解決DDS
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 數(shù)字頻率合成 DDS MCU和嵌入式微處理器
ADI公司為無線應(yīng)用推出高分辨率PLL
- Analog Devices發(fā)布了ADF4157——一款最新的高頻率、小數(shù)N分頻鎖相環(huán)(PLL)頻率合成器，適合用于需要低相位噪聲和超精細(xì)控制分辨率的應(yīng)用，例如衛(wèi)星通信、專用集群移動通信網(wǎng)(PMR)、儀器和無線基站設(shè)備，其中包括那些支持GSM，PCS，DCS， WiMAX，CDMA 和W-CDMA網(wǎng)絡(luò)。這種25 bit固定系數(shù)分頻器提供超精細(xì)頻率分辨率。ADI公司的設(shè)計軟件和仿真軟件能夠大大簡化和改善環(huán)路濾波器設(shè)計，該軟件可在ADI公司的網(wǎng)站：http://www.analog.com/adisimp
- 關(guān)鍵字： 通訊 無線 網(wǎng)絡(luò) ADF4157 ADI PLL 放大器
采用單芯片KH93L001UC實現(xiàn)USB Phone功能
- 摘要：KH93L001UC是旺宏微電子（蘇州）有限公司推出的單芯片USB Phone解決方案；本文介紹了這顆芯片的基本框架，并詳細(xì)介紹了如何采用這款芯片來實現(xiàn)VOIP功能。 關(guān)鍵詞：USB，HID，Codec，PLL，網(wǎng)絡(luò)電話 1．概述 KH93L001UC是旺宏微電子（蘇州）有限公司2006年推出的USB Phone單芯片解決方案，其內(nèi)部高度集成了USB Transceiver，Voice Codec，PLL，Regulator，蜂鳴器接口，HID鍵盤接口及GP
- 關(guān)鍵字： USB HID Codec PLL 網(wǎng)絡(luò)電話 MCU和嵌入式微處理器
混合仿真下DDS的改進(jìn)研究與實現(xiàn)
- 1 引 言 DDS(Direct Digital Frequency Synthesis，直接數(shù)字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續(xù)線性變化等一系列特點，已被廣泛應(yīng)用于數(shù)字通信系統(tǒng)中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對控制方式、置頻速率等方面有特殊要求的場合，設(shè)計一個基于高性能FPGA(Field Programming Gate Array，現(xiàn)場可編程門陣列)的D
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) DDS 混合仿真 MCU和嵌入式微處理器
基于單片機(jī)和AD9858的4頻點快速跳頻設(shè)計
- 摘要：在分析了DDS基本原理以及AD9858基本特點的基礎(chǔ)上，介紹了AD9858的送數(shù)方式及單片機(jī)接口程序。給出了利用AD9858內(nèi)部寄存器來實現(xiàn)跳頻時間小于50ns的４頻點快速跳頻的具體方法。 關(guān)鍵詞：DDS；AD9858；快速跳頻 在電子系統(tǒng)中，常常需要應(yīng)用頻率合成技術(shù)來實現(xiàn)跳頻源設(shè)計。頻率合成指對一個高穩(wěn)定的參考頻率進(jìn)行各種技術(shù)處理，以生成一系列穩(wěn)定的頻率輸出。目前應(yīng)用最廣的是鎖相環(huán)（ＰＬＬ）頻率合成技術(shù)，它是通過改變ＰＬＬ中的分頻比Ｎ來實現(xiàn)跳頻的
- 關(guān)鍵字： DDS AD9858 快速跳頻 MCU和嵌入式微處理器
數(shù)字娛樂設(shè)備中采用多鎖相環(huán)和擴(kuò)頻時鐘進(jìn)行設(shè)計的優(yōu)勢
- 數(shù)字電視行業(yè)正在以驚人的速度發(fā)展，LCD和PDP（平板顯示器）已約占總出貨量的50%。據(jù)估計，數(shù)字電視（DTV）市場在2006年至2010年之間的復(fù)合年增長率（CAGR）將猛增到23%。成品數(shù)字電視產(chǎn)品價格的迅速下降將導(dǎo)致OEM、ODM和EMS廠商都更加注重減少元器件數(shù)量、降低材料成本和加強(qiáng)集成度。從這種意義上講，制造廠商有必要對每一個加入到系統(tǒng)中的元器件進(jìn)行充分考慮，也包括系統(tǒng)的核心——時鐘。 由于數(shù)字電視的產(chǎn)量巨大，制造廠商最關(guān)注的就是如何在供應(yīng)高質(zhì)量的產(chǎn)品的同時，讓大眾的消費(fèi)更加劃算。隨著電
- 關(guān)鍵字： 消費(fèi)電子 鎖相環(huán) PLL 擴(kuò)頻時鐘 模擬IC
基于DDS與MCU的運(yùn)算放大器參數(shù)測量系統(tǒng)設(shè)計
- 引言 在現(xiàn)代科研機(jī)構(gòu)電路設(shè)計、大專院校的電子系統(tǒng)教學(xué)中,集成運(yùn)算放大器作為信號處理的基本器件,應(yīng)用非常廣泛,準(zhǔn)確的掌握集成運(yùn)放的參數(shù)是進(jìn)行電子系統(tǒng)設(shè)計的基本前提。為了方便用戶準(zhǔn)確掌握手中運(yùn)放的各項參數(shù),本文提供了一種采用可編程DDS芯片和MCU的測量系統(tǒng),可自動測量集成運(yùn)放的5項基本參數(shù),以小液晶屏顯示測量結(jié)果,并可根據(jù)需要打印測量的結(jié)果,與現(xiàn)有的BJ3195等昂貴測試儀相比,該測量系統(tǒng)功能精簡、操作智能化、人機(jī)接口友好。
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) DDS MCU 運(yùn)算放大器 嵌入式
基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)
- 直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點；較高的頻率分辨率；可以實現(xiàn)快速的頻率切換；在頻率改變時能夠保持相位的連續(xù)；很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點，并且開發(fā)周期短，易于升級，因為非常適合用于實現(xiàn)DDS。 1 DDS的
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式
卓聯(lián)推出集成模擬/數(shù)字PLL系列器件樣品
- 卓聯(lián)半導(dǎo)體公司（Zarlink Semiconductor Inc.）日前宣布推出集成模擬/數(shù)字PLL（鎖相環(huán)路）的系列器件樣品。新器件滿足所有同步以太網(wǎng)時鐘要求，包括ITU-T（國際電信聯(lián)盟）的最新建議標(biāo)準(zhǔn)。 2007年6月通過的ITU-T G.8262 標(biāo)準(zhǔn) (原G.paclock)規(guī)定了同步以太網(wǎng)網(wǎng)絡(luò)設(shè)備中使用的時鐘器件的最低性能要求。該標(biāo)準(zhǔn)規(guī)定的PLL性能參數(shù)包括漂移、抖動、瞬態(tài)相位、時鐘帶寬、頻率精度和保持等。 “卓聯(lián)半導(dǎo)體公司是提供滿足所有同步以太網(wǎng)時鐘要求的單片器件的第一家
- 關(guān)鍵字： 卓聯(lián) PLL
AD9959簡化測控通信系統(tǒng)中多路DDS之間信號同步設(shè)計
- 摘要： 給出一種利用AD9959多通道DDS同步特性，簡化測控通信系統(tǒng)中多路DDS同步設(shè)計的方案，與原有方案相比具有控制方式靈活、外圍元件少，性能優(yōu)良等優(yōu)點。關(guān)鍵詞： DDS；同步；AD9959；測控通信 引言近年來，為了提高信息傳輸速率，增強(qiáng)通信抗干擾能力，飛行器測控通信系統(tǒng)已從統(tǒng)一載波體制向擴(kuò)頻統(tǒng)一測控通信體制發(fā)展。但是，這種寬帶擴(kuò)頻測控技術(shù)的應(yīng)用使得同步設(shè)計成為系統(tǒng)實現(xiàn)的難點，尤其對于多頻率源系統(tǒng)，信號之間的嚴(yán)格同步更為困難。一般情況下，為了獲得多路DDS的同步，設(shè)計者往往會使
- 關(guān)鍵字： 0704_A AD9959 DDS 測控通信 工業(yè)控制 同步 雜志_設(shè)計天地 工業(yè)控制
新型雙環(huán)900MHz、1800MHz頻段數(shù)字調(diào)諧系統(tǒng)
- 王仁發(fā),林秩盛,陸南昌,熊 燕(中山大學(xué) 電子與通信工程系, 廣州 510275) 摘 要：研究了DDS+雙PLL構(gòu)成的新型數(shù)字調(diào)諧系統(tǒng):A環(huán)產(chǎn)生DDS所需的時鐘信號,B環(huán)產(chǎn)生高頻輸出。B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動。該系統(tǒng)工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達(dá)25kHz。在單片微機(jī)控制下,可實現(xiàn)跳頻。 關(guān)鍵詞：數(shù)字調(diào)諧系統(tǒng) DDS PLL 跳頻 數(shù)字調(diào)諧系統(tǒng)是現(xiàn)代收發(fā)信機(jī)的核心,其性能直接影響通信質(zhì)
- 關(guān)鍵字： DDS PLL 數(shù)字調(diào)諧系統(tǒng) 跳頻
dds+pll介紹
您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473