<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> dsp+fpga

          Xilinx推出全球首個用于構建40Gb和100Gb 電信設備的單片F(xiàn)PGA解決方案

          •   賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX) )今天宣布,為開發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設備生產商推出全球第一款單片 FPGA 解決方案。賽靈思公司進一步擴展其業(yè)界領先的高性能 65 nm 系列現(xiàn)場可編程門陣列(FPGA)產品,推出Virtex?-5 TXT 平臺,旨在進一步推動40G/100G以太網(wǎng)市場的創(chuàng)新和增長。Virtex-5 TXT 平臺包括兩款器件,在目前所有 FPGA 產品中提供了最多數(shù)量的 6.5Gbps 串行收發(fā)器,同時還為實現(xiàn)高帶寬協(xié)議橋接提供全面
          • 關鍵字: Xilinx  FPGA  Virtex-5 TXT   電信設備  

          Xilinx促進有線通信市場向 40G 和 100G 網(wǎng)絡基礎設施的遷移

          •   繼前一個十年的爆炸性增長之后,電信市場正在經歷新一輪整合發(fā)展時期,因特網(wǎng)的需求仍在繼續(xù)推動產業(yè)的創(chuàng)新。目前,家庭視頻和高級商業(yè)服務業(yè)務的快速發(fā)展對全球電信網(wǎng)絡的帶寬提出了更大挑戰(zhàn)。這一挑戰(zhàn)始于網(wǎng)絡接入邊緣,并直接延伸到城域網(wǎng)絡和核心網(wǎng)絡。為了響應上述需求,運營商正在追求包括 40Gbps SONET (OC-768 和 OTU3) 以及 40GE 以太網(wǎng)在內的更高的端口速率。越來越多的運營商更是將瞄準了100GE端口速率。同時,IEEE 的高速串行 IO 工作組有關 40GE和 100GE 
          • 關鍵字: 40GE  100GE  電信行業(yè)  可編程  FPGA   Virtex-5  

          Xilinx推出用于構建 40Gb 和 100Gb 電信設備的單片 FPGA 解決方案

          •   2008年9月24日,北京 —— 全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX) )今天宣布,為開發(fā)下一代以太網(wǎng)橋接和交換解決方案的電信設備生產商推出全球第一款單片 FPGA 解決方案。賽靈思公司進一步擴展其業(yè)界領先的高性能 65 nm 系列現(xiàn)場可編程門陣列(FPGA)產品,推出Virtex?-5 TXT 平臺,旨在進一步推動40G/100G以太網(wǎng)市場的創(chuàng)新和增長。Virtex-5 TXT 平臺包括兩款器件,在目前所有
          • 關鍵字: Xilinx  FPGA  Virtex-5 TXT   

          派睿電子攜手Altera,助力中國電子設計工程師提升FPGA設計能力

          •   電子元器件分銷商派睿電子日前宣布其姊妹公司Farnell-Newark與Altera 公司簽署亞太地區(qū)分銷協(xié)議,在中國大陸、香港、臺灣地區(qū)、新加坡、印尼、馬來西亞、菲律賓、越南、泰國、文萊、老撾、緬甸、柬埔寨和印度等國家和地區(qū)提供庫存和本地技術支持。派睿電子將對Altera全線產品在大中華區(qū)展開分銷業(yè)務,為中國本土工程師提供最領先的FPGA技術。   派睿電子將通過其多渠道分銷模式提供全線的Altera FPGA和CPLD設備和開發(fā)工具包,包括高密度、高性能的Stratix FPGA系列、低成本的C
          • 關鍵字: 派睿電子  Altera  FPGA  CPLD  

          如何將匯編語言與C語言整合至DSP

          • 本文將討論如何將匯編語言程序代碼整合到C語言中,以最大化性能以及程序設計人員生產力,內容涵蓋了編譯器慣例(...
          • 關鍵字: C  匯編  DSP  

          Actel推出增添尖端DSP功能的RTAX太空FPGA

          •   鑒于市場對于不影響可靠性或耐輻射能力的信號處理吞吐功能的需求不斷增長,Actel公司宣布已將尖端的數(shù)字信號處理 (DSP) 功能添加進其用于太空飛行的業(yè)界領先的耐輻射FPGA技術中。RTAX-DSP系列獨一無二地在單芯片上結合了Actel成功的耐輻射RTAX-S FPGA架構和高速乘法累加指令 (MAC)。RTAX-DSP器件是別具吸引力的方案,可以取代成本高且復雜的以SRAM為基礎具有DSP功能的FPGA或抗輻射專用集成電路 (ASIC),并且能夠防止單事件翻轉 (SEU) 問題出現(xiàn),同時提供每秒超
          • 關鍵字: Actel  DSP  RTAX  FPGA  

          安富利與賽普拉斯聯(lián)合推出Spartan-3A FPGA 評估套件升級版

          •   安富利公司旗下之安富利電子元件部 (Avnet Electronics Marketing) 美洲業(yè)務區(qū)與賽普拉斯半導體公司聯(lián)合發(fā)布了Spartan-3A 現(xiàn)場可編程門列陣 (FPGA) 評估套件升級版。升級后的套件在 Xilinx Spartan-3A FPGA 評估套件中增加了賽普拉斯 CY3217 (MiniProg) 編程器,從而可實現(xiàn)觸摸感應、USB 連接與模擬編程等功能。該套件已于今年 5 月 15 日發(fā)布,由安富利獨家供貨,價格為 39 美元。   安富利 Spartan-3A FPG
          • 關鍵字: 安富利  賽普拉斯  FPGA  USB   

          基于DSP的上網(wǎng)方案的軟硬件設計與實現(xiàn)

          • 摘要: 介紹了TMS320VC33芯片與RTL8019網(wǎng)卡的硬件接口電路的設計以及網(wǎng)卡驅動程序的開發(fā),并將TCP/IP協(xié)議嵌入到TMS320VC33芯片中;討論了TCP/IP協(xié)議簇的分層次實現(xiàn),并根據(jù)應用的需要對DSP中實現(xiàn)的TCP/IP協(xié)議進行了必要的簡化,實現(xiàn)了DSP的上網(wǎng)功能。 關鍵詞: TCP/IP協(xié)議  DSP  嵌入式系統(tǒng)   隨著現(xiàn)代網(wǎng)絡技術的發(fā)展,嵌入式系統(tǒng)如單片機、DSP等系統(tǒng)對接入網(wǎng)絡的需求日益增加,例如具有遠程抄表功能的電表系統(tǒng)、可以進行遠程控制的信息家電系統(tǒng)
          • 關鍵字: DSP  TCP/IP協(xié)議  嵌入式系統(tǒng)  單片機  接口電路  

          TMS320LF2407A在混合電壓系統(tǒng)中的設計

          • 摘 要: 介紹了TMS320LF2407A在混合電壓系統(tǒng)中的設計。首先對TMS320LF2407A做了簡單的介紹,然后闡述了TMS320LF2407A的電源問題以及與5V器件接口時存在的邏輯電平不匹配問題,分析了產生這些問題的原因,并給出了相應的解決方案。 關鍵詞: 邏輯電平  DSP控制器  電源  接口   隨著便攜式數(shù)字電子產品、數(shù)字式移動電話、手持式測試儀表等的迅速發(fā)展,要求使用體積小、功耗低、電池耗電小的器件,從而使得集成電路的工作電壓已經從5V降到3
          • 關鍵字: DSP  邏輯電平  控制器  電源  接口  

          基于TMS320C6000系列DSP的維特比譯碼程序優(yōu)化設計

          • 摘要: 在軟件無線電技術中,經常采用DSP芯片實現(xiàn)信道解碼,但維特比譯碼算法在DSP上的運行速度限制了DSP譯碼在高速實時系統(tǒng)中的應用。針對TMS320C6000系列DSP的特點,提出了一種優(yōu)化的譯碼程序設計方案。利用DSP的并行運算能力,極大地縮短了譯碼器中“加比選”單元的運算時間。優(yōu)化后的程序比優(yōu)化前的程序在譯碼速度上提高了約4倍。當在167MHz的TMS320C6701上運行的時候,對(2,1,7)卷積碼的譯碼速度可以達到870kbps。 關鍵詞: 數(shù)字信號處理器 
          • 關鍵字: DSP  解碼  維特比譯碼器  軟件無線電  

          2008年德州儀器DSP教育者年會征稿通知

          •   2008年德州儀器DSP教育者年會定于2008年11月6日至7日在深圳大學召開。本次會議由德州儀器公司主辦,深圳大學計算機學院承辦。會議主題為DSP系統(tǒng)的技術創(chuàng)新與應用。會議將邀請德州儀器公司高層經理和技術權威就DSP技術發(fā)展的最新動態(tài)和創(chuàng)新應用作主題報告;同時來自中國大陸,臺灣,香港,新加坡,美國的從事相關領域教學和科研的老師進行論文交流;德州儀器公司的第三方和相關合作伙伴也會進行相應的展示。   為吸引更多的高水平學術論文,現(xiàn)面向國內外高校相關專業(yè)教師公開征稿,歡迎大家積極投稿。   一、征文
          • 關鍵字: 德州儀器  DSP  

          低功耗加密型語音硬件平臺的設計與實現(xiàn)

          • 高質量、低速率的語音編碼算法在現(xiàn)代通訊系統(tǒng)中地位越來越重要,被廣泛應用于諸如IP電話、語音信箱、軍事無線...
          • 關鍵字: DSP  低功耗  加密  語音平臺  

          基于DSP的低功耗高速數(shù)據(jù)采集系統(tǒng)

          • 隨著電子技術的發(fā)展及新器件的不斷涌現(xiàn),電子系統(tǒng)在手持設備、便攜醫(yī)療儀器以及野外測試儀器等領域得到了廣泛...
          • 關鍵字: DSP  低功耗  數(shù)據(jù)采集  

          一種降低DSP芯片總線功耗的設計方案

          • 1引言近年來,功能強大和密集型的數(shù)字信號處理器(DSP)已廣應用于當前許多小型移動產品中,并成為必不...
          • 關鍵字: DSP  低功耗  

          Achronix推出全球速度最快的FPGA

          •   日前,Achronix 半導體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產品為 SPD60,該產品系列的速度可達 1.5 GHz,性能比現(xiàn)有 FPGA 提高了 3 倍。   參加 Achronix 早期試用合作的客戶已經利用 Speedster 在需要類似 ASIC 性能的應用中取得了重大成功,這些應用包括網(wǎng)絡、電信、測試與測量、加密以及其他高性能應用。Speedster 系列 FPGA 非常適用于上述各應用類型。   Achronix 與領先的合成技術廠商合作
          • 關鍵字: FPGA  Achronix  半導體  ASIC  
          共9875條 540/659 |‹ « 538 539 540 541 542 543 544 545 546 547 » ›|

          dsp+fpga介紹

          您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          DSP+FPGA    樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();