dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區(qū)
NI LabVIEW軟件平臺用智能多核加速了設(shè)計與測試
- NI 隆重發(fā)布了可應(yīng)用于控制、測試及嵌入式系統(tǒng)開發(fā)的圖形化系統(tǒng)設(shè)計平臺的最新版本 -- LabVIEW 8.6。得益于 LabVIEW 軟件平臺天生并行的圖形化編程方式, LabVIEW 8.6版本提供了全新工具幫助工程師和科學(xué)家們從多核處理器、現(xiàn)場可編程門陣列 (FPGAs) 及無線通信等商業(yè)技術(shù)中獲益。 為了提升性能, LabVIEW 8.6包含了超過1,200個重新優(yōu)化的高級分析函數(shù),在多核系統(tǒng)的控制測試應(yīng)用中提供更快速、更強(qiáng)大的數(shù)學(xué)及信號處理功能。視覺應(yīng)用同樣能從多核系統(tǒng)中獲益,NI 視
- 關(guān)鍵字： NI LabVIEW FPGA 多核處理器
采用EEPROM對大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載
- 自大規(guī)?，F(xiàn)場可編程邏輯器件問世以來，先后出現(xiàn)了兩類器件，一類是基于SRAM體系結(jié)構(gòu)的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一類是基于faxtFLASH技術(shù)的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、設(shè)計資源豐富、片內(nèi)ROM及RAM設(shè)計靈活等特點(diǎn)1，但是它們需要在每次上電時進(jìn)行數(shù)據(jù)加載。目前實(shí)現(xiàn)加載的方法有以下三種：①采用PROM并行加載；②采用專用SROM串行加載；③采用單片機(jī)控制實(shí)現(xiàn)加載。
- 關(guān)鍵字： FPGA XILINX CPLD 數(shù)據(jù)加載 EEPROM
基于USB的ARINC429總線接口模塊設(shè)計
- 引言 ARINC429總線由美國航天無線電設(shè)備公司所資助，是廣泛應(yīng)用于當(dāng)前航空電子設(shè)備中的一種數(shù)據(jù)總線傳輸標(biāo)準(zhǔn)。與傳統(tǒng)的航空電子設(shè)備間的模擬傳輸相比，ARINC429總線具有抗干擾能力強(qiáng)、傳輸精度高、傳輸線路少以及成本低等優(yōu)點(diǎn)。ARINC數(shù)據(jù)總線協(xié)議規(guī)定一個數(shù)據(jù)由32位組成，采用雙極性歸零碼，以12.5Kb/s或100Kb/s碼速率傳輸。本設(shè)計利用USB即插即用、FPGA可靈活配置等特點(diǎn)，設(shè)計了基于USB總線的ARINC429總線接口模塊。 接口模塊總體設(shè)計結(jié)構(gòu) 接口
- 關(guān)鍵字： 接口 FPGA USB 總線
基于AD9957的USB側(cè)音測距信號發(fā)生器設(shè)計
- 0 引言 隨著我國航天技術(shù)的不斷進(jìn)步，深空測距技術(shù)受到越來越多的關(guān)注。在深空測距系統(tǒng)中，中頻信號發(fā)生器對系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中，原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題，為了解決上述問題，可在一個標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號發(fā)生器的平臺上，通過外圍的控制電路，實(shí)現(xiàn)對載波中心頻率、輸出功率、調(diào)相指數(shù)、測距音通／斷控制等參數(shù)的改變。 以軟件無線電思想為核心，基于PLD(可編程邏輯器件)的通用調(diào)制信號
- 關(guān)鍵字： 測距 PLD USB D／A FPGA
基于DSP的簡易數(shù)字頻率計
- 采用TMS320F2812 DSP芯片為控制單元，在無需任何門控器件控制的情況下，利用DSP 2812豐富的軟件資源實(shí)現(xiàn)了等精度測量。根據(jù)每個門閘時間內(nèi)高頻標(biāo)準(zhǔn)脈沖的個數(shù)與已知被測信號的個數(shù)，求得被測信號頻率，再通過多次平均得到最終結(jié)果。
- 關(guān)鍵字： DSP 數(shù)字頻率計 等精度測量 TMS320F28 200808
基于FPGA的自然對數(shù)變換器的設(shè)計與實(shí)現(xiàn)
- 本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對數(shù)運(yùn)算器。實(shí)驗結(jié)果表明該對數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級，最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
- 關(guān)鍵字： FPGA 對數(shù)運(yùn)算 CORD IC算法 對數(shù)變換器 200808
基于計算機(jī)串口DSP程序加載的實(shí)現(xiàn)
- TMS320C6000系列DSP的多通道緩沖串口McBSP是一個同步串口，因此不能與通用異步接收/發(fā)送器直接連接。但是，通過對DSP相關(guān)控制寄存器的簡單調(diào)整，在軟件控制下，UART與TMS320C6000之間的通信成為可能，該通信功能的實(shí)現(xiàn)也是所設(shè)計的串口加載系統(tǒng)的難點(diǎn)和重點(diǎn)。本論文對此串口加載系統(tǒng)硬件接口和必要的軟件部分做了詳細(xì)介紹，該系統(tǒng)硬件結(jié)構(gòu)簡單、通信線少、高速可靠，已經(jīng)在實(shí)際運(yùn)用中取得了良好效果。
- 關(guān)鍵字： 加載 實(shí)現(xiàn) 程序 DSP 計算機(jī) 串口 基于
Altera FPGA開發(fā)板為XLoom提供誤碼率測試環(huán)境
- 進(jìn)一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號完整性開發(fā)套件來提供獨(dú)特的誤碼率(BER)測試環(huán)境。和傳統(tǒng)的BER測試設(shè)備相比，Altera基于FPGA的開發(fā)板支持XLoom以更高的性價比來測試芯片級光電互聯(lián)模塊。這一獨(dú)特的測試環(huán)境更貼近實(shí)際的客戶狀態(tài)，同時進(jìn)一步節(jié)省了空間，降低了功耗。 傳統(tǒng)的BER測試儀成本高達(dá)100,000美元，而Stratix II GX FPGA信號完整性開發(fā)套件在這方面的成本節(jié)省了90％
- 關(guān)鍵字： Altera FPGA 開發(fā)套件 XLoom
dsp+fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473