dsp+fpga 文章進(jìn)入dsp+fpga技術(shù)社區(qū)

基于FPGA的高階全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

本文提出了一種基于PI 控制算法的三階全數(shù)字鎖相環(huán)，采用EDA 技術(shù)進(jìn)行系統(tǒng)設(shè)計，并用可編程邏輯器件予以實現(xiàn)。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

FPGA與DS18B20型溫度傳感器通信的實現(xiàn)

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達(dá)0.0625℃，被測溫度用符號擴(kuò)展的16位數(shù)字量方式串行輸出。一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進(jìn)行通信。具體應(yīng)用中可以利用微處理器的I/O端口對DS18B20直接進(jìn)行通信，也可以通過現(xiàn)場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現(xiàn)對1-WIRE器件的通信。
關(guān)鍵字： DS18B20 FPGA 傳感器單片機(jī) 嵌入式系統(tǒng)

SYNPLICITY推出面向ASIC設(shè)計綜合引擎DSP ASIC版軟件

SYNPLICITY 公司日前宣布推出最新 Synplify DSP ASIC版，進(jìn)一步豐富了其旗下的 ESL 軟件系列。在該公司致力于提供各種技術(shù)獨立的解決方案這一發(fā)展戰(zhàn)略的引導(dǎo)下，新型 Synplify® DSP ASIC 版軟件將幫助用戶根據(jù)算法級設(shè)計的要求自動開發(fā)高質(zhì)量 RTL 代碼，以適應(yīng) FPGA 或 ASIC 器件的需求。 S
關(guān)鍵字： ASIC DSP SYNPLICITY 消費電子 EDA IC設(shè)計消費電子

重慶交通大學(xué)計算機(jī)通訊學(xué)院TI DSP實驗室成立

重慶交通大學(xué)計算機(jī)通訊學(xué)院TI DSP聯(lián)合實驗室是TI在重慶地區(qū)大學(xué)掛牌的第三家聯(lián)合實驗室(前兩家為：重慶大學(xué)和重慶郵電大學(xué)),該校領(lǐng)導(dǎo)對實驗室的建設(shè)極為重視，前期投入了專向資金并對實驗室產(chǎn)品的采購進(jìn)行了多方選擇，最終選擇了合眾達(dá)30套三DSP教學(xué)實驗箱SEED-DTK多DSP教學(xué)實驗箱作為該實驗室DSP唯一的教學(xué)科研設(shè)備, 在此衷心感謝重慶交通大學(xué)校領(lǐng)導(dǎo)以及將相關(guān)老師們對合眾達(dá)電子的大力支持與信任，同時合眾達(dá)電子對該實驗室的成功建立表示衷心祝賀！重慶
關(guān)鍵字： DSP TI 重慶交通大學(xué)

基于ADSP-BF537的視頻SOC驗證方案

本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進(jìn)行SoC的FPGA實時驗證的方案及其總線接口轉(zhuǎn)換...
關(guān)鍵字：嵌入式 FPGA 功耗

基于IP核的FPGA設(shè)計方法

前　言幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計能力跟不上制造能力的矛盾也日益突出?，F(xiàn)在設(shè)計人員已不必全部用邏輯門去設(shè)計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計,ASIC 設(shè)計人員可以應(yīng)用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機(jī) 嵌入式系統(tǒng)

基于51主控的lP電話設(shè)計

引言 IP電話是利用國際互聯(lián)網(wǎng)Internet為語音傳輸?shù)拿浇?，實現(xiàn)語音通信的一種全新的通信技術(shù)。其通信費用的低廉(有人稱之為廉價電話)，節(jié)省帶寬；智能化；開放的體系結(jié)構(gòu)；多媒體業(yè)務(wù)的集成。IP電話網(wǎng)絡(luò)支持語音、數(shù)據(jù)、圖像的傳輸，為將來全面提供多媒體業(yè)務(wù)打下了基礎(chǔ)。IP電話是未來“三網(wǎng)合一”的一項服務(wù)，有望成為下一代電信基礎(chǔ)設(shè)施結(jié)構(gòu)的核心，使未來各電信業(yè)務(wù)綜合在同一IP網(wǎng)絡(luò)上成為可能，導(dǎo)致語音、數(shù)據(jù)、圖像的融合和未來電信市場的重組，并帶來新的經(jīng)濟(jì)模式和價值鏈。IP電話的主要特點是語音在Intenet
關(guān)鍵字： AC48801 DSP lP電話通訊網(wǎng)絡(luò) 無線

2007年，SEED與美國Tektronic簽訂了正式代理協(xié)議業(yè)務(wù)

　　2007年，與美國Tektronic簽訂了正式代理協(xié)議業(yè)務(wù)，積極推廣FPGA大學(xué)計劃。
關(guān)鍵字： SEED DSP

基于FPGA的MPEG-4編解碼器

您是否曾想在您的 FPGA 設(shè)計中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實現(xiàn)起來太過復(fù)雜？現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。
關(guān)鍵字： FPGA MPEG 編解碼器

基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)

1 并行流水結(jié)構(gòu)FIR的原理在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應(yīng)用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達(dá)幾百階。因此，有必要在性能和實現(xiàn)復(fù)雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強(qiáng)大的實現(xiàn)技術(shù)，并且不需要大量重復(fù)設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
關(guān)鍵字： FIR濾波器 FPGA 并行流水線單片機(jī) 可重配嵌入式系統(tǒng)

FPGA設(shè)計的驗證技術(shù)及應(yīng)用原則

FPGA設(shè)計和驗證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加，完成一個完整時序驗證對人力和計算機(jī)處理器、存儲器提出了更多更高的要求。　　隨著FPGA器件體積和復(fù)雜性的不斷增加，設(shè)計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現(xiàn)最多問題的驗證方法，但對許多設(shè)計來說，它常常是最困難和費時的方法之一。過去，采用標(biāo)準(zhǔn)臺式計算機(jī)的時序仿真是以小時或分鐘計算的，但現(xiàn)在對某些項目來說，在要求采用高性能64位服務(wù)器的情況下，其測試時間卻要幾天甚至幾周。這樣，這種
關(guān)鍵字： FPGA 驗證

基于ARM的FPGA加載配置實現(xiàn)

引言基于SRAM工藝FPGA在每次上電后需要進(jìn)行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠(yuǎn)程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進(jìn)行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
關(guān)鍵字： ARM FPGA 單片機(jī) 配置嵌入式系統(tǒng)

基于SYSTEM C的FPGA設(shè)計方法

一、概述隨著VLSI的集成度越來越高，設(shè)計也越趨復(fù)雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
關(guān)鍵字： C FPGA SYSTEM 單片機(jī) 嵌入式系統(tǒng)

網(wǎng)絡(luò)多媒體設(shè)計的成功取決于精心選擇恰當(dāng)?shù)腄SP

　　為網(wǎng)絡(luò)多媒體應(yīng)用選擇一個恰當(dāng)數(shù)字信號處理器（DSP）是一項很復(fù)雜的工作。首先，必須在當(dāng)前和近期業(yè)界接口的需求環(huán)境下對處理器的內(nèi)核體系結(jié)構(gòu)和外圍設(shè)備配置進(jìn)行透徹的分析。其次，為了防止出現(xiàn)帶寬瓶頸問題，了解多媒體數(shù)據(jù)（例如，視頻、圖象、音頻和分組數(shù)據(jù)）如何流過一個基于DSP的系統(tǒng)是至關(guān)重要的。另外，了解造成最低標(biāo)準(zhǔn)臨界實現(xiàn)和魯棒性解決方案之間的差別的各種系統(tǒng)屬性（包括DMA和存儲器訪問）也是很有幫助的。　　為網(wǎng)絡(luò)多媒體應(yīng)用選擇處理器取決于系統(tǒng)設(shè)計對性能和連通性要求。許多應(yīng)用同時采用微控制器（MCU）和
關(guān)鍵字： DSP 單片機(jī) 美國模擬器件公司嵌入式系統(tǒng)

基于DSP的變頻調(diào)速系統(tǒng)電磁干擾問題研究

1 電磁干擾(EMI)分析 1．1 電磁干擾的概念及途徑電磁干擾產(chǎn)生于干擾源，他是一種來自外部和內(nèi)部的并有損于有用信號的電磁現(xiàn)象。干擾經(jīng)過敏感元件、傳輸線、電感器、電容器、空間場等形式的途徑并以某種形式作用，其干擾效應(yīng)、現(xiàn)象普遍存在，形式各異，稱之為傳導(dǎo)干擾，他按帶不帶信息可以分為信息傳導(dǎo)干擾源和電磁噪聲傳導(dǎo)干擾源兩類。信息傳導(dǎo)干擾源是指帶有的無用信息對模擬通道的干擾
關(guān)鍵字： DSP 變頻電磁干擾