dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA雙雄策略變圈地為王發(fā)揮能量

　　在FGPA戰(zhàn)場(chǎng)上，眾所皆知的頭號(hào)兩大對(duì)手就是Altera與Xilinx。一般認(rèn)為這兩對(duì)手會(huì)在同一個(gè)戰(zhàn)場(chǎng)上爭(zhēng)個(gè)你死我活，然而經(jīng)過多年的鏖戰(zhàn)，兩廠商已經(jīng)從過去積極的正面廝殺對(duì)決，改而轉(zhuǎn)向較為保守的畫地為王，以既有優(yōu)勢(shì)為基礎(chǔ)，固守疆域，進(jìn)而轉(zhuǎn)化為更大的研發(fā)能量。　　 ? 　　據(jù)了解，Xilinx在既有的28奈米FPGA市場(chǎng)已經(jīng)打下穩(wěn)定基礎(chǔ)，而目前xilinx也不側(cè)重在更先進(jìn)製程上與對(duì)手爭(zhēng)個(gè)你死我活，反倒是穩(wěn)扎穩(wěn)打固守疆土，選擇將FPGA的可程式化優(yōu)勢(shì)發(fā)揮到極致。Xilinx認(rèn)為，可程式
關(guān)鍵字： Altera FPGA

基于萊迪思FPGA的視頻顯示接口的實(shí)現(xiàn)

視頻顯示器市場(chǎng)分為：大批量應(yīng)用，如臺(tái)式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用，如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1)，其中FPGA是一個(gè)備受關(guān)注的選擇，它可以滿
關(guān)鍵字： FPGA 視頻顯示接口

FPGA核心知識(shí)詳解（3）：那些讓FPGA初學(xué)者糾結(jié)的仿真

對(duì)于FPGA初學(xué)者而言，如何正確了解并理解FPGA的仿真是關(guān)鍵。應(yīng)廣大FPGA初學(xué)者和愛好者要求，電子發(fā)燒友網(wǎng)編輯根 ...
關(guān)鍵字： FPGA 核心知識(shí) 仿真

CEVA推出AMF- Android多媒體框架

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司針對(duì)基于Android系統(tǒng)推出全新低能耗軟件框架，它使用異構(gòu)CPU和DSP系統(tǒng)架構(gòu)，能夠有效地降低復(fù)雜多媒體應(yīng)用所需的功耗。這款框架稱作Android Multimedia Framework (AMF?)，面向包括音頻、語(yǔ)音、成像和視覺的最密集的實(shí)時(shí)信號(hào)處理應(yīng)用。
關(guān)鍵字： CEVA DSP Android

基于FPGA協(xié)處理器的算法加速的實(shí)現(xiàn)

當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束，不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中，通常是由相對(duì)數(shù)量較少的算法決定最大的運(yùn)算需求。使用設(shè)計(jì)自動(dòng)化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
關(guān)鍵字： FPGA 協(xié)處理器算法

淺析FPGA設(shè)計(jì)流程及布線資源

1、電路設(shè)計(jì)與輸入　　電路設(shè)計(jì)與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的 ...
關(guān)鍵字： FPGA 設(shè)計(jì)流程布線資源

FPGA硬件電路的調(diào)試必備原則和技巧

在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情況下，參考以下步驟執(zhí)行 ...
關(guān)鍵字： FPGA 硬件電路調(diào)試必備

基于FPGA的自動(dòng)門控制設(shè)計(jì)

引言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動(dòng)。21 世紀(jì)的今天，門更加突出了安全理念，強(qiáng)調(diào)了有效性：有效地防范、通行、疏散，同時(shí)還突出了建筑藝術(shù)的理念，強(qiáng)調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
關(guān)鍵字： FPGA 自動(dòng)門控制設(shè)計(jì)

基于FPGA的ARM圖像縮放器的實(shí)現(xiàn)

ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商，其所擁有的IP已經(jīng)成為眾多芯片設(shè)計(jì)公司采納的一種技術(shù)標(biāo)準(zhǔn)和開發(fā)平臺(tái)。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開發(fā)重點(diǎn)，可通過ARM實(shí)現(xiàn)LCD控制器來完成對(duì)嵌入式
關(guān)鍵字： FPGA ARM 圖像

聯(lián)芯科技獲CEVA DSP技術(shù)授權(quán)許可用于移動(dòng)芯片

全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布大唐電信科技產(chǎn)業(yè)集團(tuán)(Datang Telecom Technology and Industry Group)的核心企業(yè)之一聯(lián)芯科技有限公司(Leadcore Technology Co., Ltd.)已經(jīng)獲得CEVA公司DSP技術(shù)和平臺(tái)授權(quán)許可，用于其下一代移動(dòng)芯片。
關(guān)鍵字：聯(lián)芯 DSP CEVA

FPGA平臺(tái)的VGA圖像顯示的設(shè)計(jì)與實(shí)現(xiàn)

摘要：根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語(yǔ)言，設(shè)計(jì)了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)果表明，在FPGA實(shí)現(xiàn)圖片顯示，達(dá)到了預(yù)期的效果，依據(jù)該原理，可以實(shí)現(xiàn)圖像的采集及在VGA顯示屏上顯示的實(shí)現(xiàn)。
關(guān)鍵字： VGA FPGA 圖片顯示 201304

基于DSP的嵌入式智能相機(jī)的研究

智能相機(jī)是一種小型的視覺檢測(cè)系統(tǒng)，主要運(yùn)用于工況監(jiān)視，產(chǎn)品檢驗(yàn)和質(zhì)量監(jiān)控等領(lǐng)域，能夠提高生產(chǎn)制造的柔性和自動(dòng)化程度。與傳統(tǒng)的PC式視覺系統(tǒng)相比，它具有易學(xué)、易用、易維護(hù)、易安裝等特點(diǎn)。在此主要是提出了一種嵌入式智能相機(jī)的設(shè)計(jì)方案，它是以ADSP-BF537為系統(tǒng)控制核心，以CMOS傳感器為圖像采集裝置，結(jié)合Oscar軟件框架和OpenCV進(jìn)行軟件設(shè)計(jì)。最后通過一個(gè)檢測(cè)條形碼的應(yīng)用來說明研究出來的智能相機(jī)的可行性，并且通過實(shí)驗(yàn)數(shù)據(jù)來說明智能相機(jī)運(yùn)行速度和工作效率。
關(guān)鍵字：相機(jī) 研究智能嵌入式 DSP 基于

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)

為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào)，采用VHDL語(yǔ)言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對(duì)VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測(cè)同步精度小于1μs。
關(guān)鍵字： IRIG-B FPGA code VHDL

一種基于FPGA的DDR SDRAM控制器的設(shè)計(jì)

摘要對(duì)DDR SDRAM的基本工作特性以及時(shí)序進(jìn)行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計(jì)方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗(yàn)證。結(jié)果表明，該控制器能夠較好地完成DD
關(guān)鍵字：控制器設(shè)計(jì) SDRAM DDR FPGA 基于

基于FPGA的面陣CCD成像系統(tǒng)設(shè)計(jì)

采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器，設(shè)計(jì)了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時(shí)序發(fā)生器產(chǎn)生CCD驅(qū)動(dòng)信號(hào)。采用相關(guān)雙采樣技術(shù)濾除了視頻信號(hào)中的相關(guān)噪聲，提高信噪比。在QuartusⅡ9．1開發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6．5仿真軟件進(jìn)行訪真測(cè)試。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的時(shí)序滿足ICX415AL的時(shí)序要求，在29．5 MHz的時(shí)鐘驅(qū)動(dòng)下，每秒輸出50幀圖片，能滿足高速跟蹤要求。
關(guān)鍵字： FPGA CCD 面陣成像