dsp＋fpga 文章進入dsp＋fpga技術(shù)社區(qū)

生而為速，Xilinx專為聯(lián)網(wǎng)和存儲加速優(yōu)化推出全新 Virtex UltraScale+ VU23P FPGA

自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc.）近日宣布推出專為聯(lián)網(wǎng)和存儲加速而優(yōu)化的 UltraScale+??FPGA 產(chǎn)品系列最新成員??Virtex??UltraScale+??VU23P FPGA?，通過獨特方式綜合多種資源，實現(xiàn)了更高效率數(shù)據(jù)包處理和可擴展的數(shù)據(jù)帶寬，致力于為聯(lián)網(wǎng)和存儲應用突破性的性能。在數(shù)據(jù)指數(shù)級增長對智能化、靈活應變的網(wǎng)絡和數(shù)據(jù)中心解決方案提出極高要求的今天，全新 VU23P FPGA
關(guān)鍵字： RAM FPGA

Teledyne e2v開發(fā)高速數(shù)據(jù)轉(zhuǎn)換平臺，以配合最新的Xilinx現(xiàn)場可編程門陣列器件

近日，為響應可編程邏輯技術(shù)的不斷發(fā)展，Teledyne e2v進一步增強了其?數(shù)據(jù)轉(zhuǎn)換器?產(chǎn)品組合以及支持它們運作的高速SERDES技術(shù)。為了輔助Xilinx熱門產(chǎn)品20nm Kintex UltraScale KU060 FPGA，Teledyne-e2v現(xiàn)在可提供高度優(yōu)化的多通道模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）解決方案。它們有各種不同等級類別可供選擇，最高級別是高可靠性耐輻射的宇航級，適用于衛(wèi)星通信、地球觀測、導航和科學任務。每個新的數(shù)據(jù)轉(zhuǎn)換器都可以通過其集成的?
關(guān)鍵字： ADC DAC FPGA

萊迪思Nexus技術(shù)平臺：重新定義低功耗、小尺寸FPGA

目錄第一部分|?萊迪思Nexus重新定義低功耗FPGA第二部分|?萊迪思Nexus加速AI處理性能第三部分|?萊迪思Nexus FPGA提供高穩(wěn)定性第四部分|?小尺寸不在話下第五部分|?萊迪思Nexus技術(shù)平臺提供完善的系統(tǒng)解決方案第六部分|推出首款基于萊迪思Nexus的FPGA：CrossLink第七部分|?結(jié)論物聯(lián)網(wǎng)AI、嵌入式視覺、硬件安全、5G通信、工業(yè)和汽車自動化等新興應用正在重新定義開發(fā)人員設(shè)計網(wǎng)絡邊緣產(chǎn)品的硬件要求。為了支持這些應用
關(guān)鍵字： PCB FPGA

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統(tǒng)Prodigy Cloud System

國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設(shè)計自動化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統(tǒng) Prodigy Cloud System。這是為下一代 SoC 設(shè)計驗證需要而特別開發(fā)的驗證仿真云系統(tǒng),支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時間、地點的限制, 大幅縮短復雜 SoC的設(shè)計驗證流程。
關(guān)鍵字：國微思爾芯 FPGA Prodigy Cloud System

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統(tǒng)Prodigy Cloud System

國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設(shè)計自動化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統(tǒng) Prodigy Cloud System。這是為下一代 SoC 設(shè)計驗證需要而特別開發(fā)的驗證仿真云系統(tǒng),支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時間、地點的限制, 大幅縮短復雜 SoC的設(shè)計驗證流程。
關(guān)鍵字：國微思爾 FPGA Prodigy Cloud System

Picocom獲得CEVA DSP授權(quán)許可用于5G新射頻基礎(chǔ)設(shè)施SoC

CEVA，全球領(lǐng)先的無線連接和智能傳感技術(shù)的授權(quán)許可廠商宣布Picocom公司已經(jīng)獲得授權(quán)許可，在其即將發(fā)布的分布式單元(DU)基帶卸載系統(tǒng)級芯片(SoC)中部署使用CEVA-XC12 DSP。Picocom是致力于為5G新射頻基礎(chǔ)設(shè)施設(shè)計和銷售產(chǎn)品的半導體企業(yè)，該公司連同Airspan、英特爾、IP Access和高通都是小蜂窩論壇(SCF) 5G功能性API (FAPI)規(guī)范的主要貢獻者。這項規(guī)范旨在推動5G RAN /小蜂窩供應商生態(tài)系統(tǒng)發(fā)展，并且加速5G網(wǎng)絡中開放式多供應商小蜂窩設(shè)備的部署使用。在
關(guān)鍵字： SoC DSP

一種提高微顯示器顯示分辨率的動態(tài)子像素組合方法及FPGA實現(xiàn)

　　胡子輝，黃嵩人，陳奕星（1.湘潭大學物理與光電學院，湖南省，湘潭市，411105；2.南京芯視元電子有限公司?南京市）　　摘?要：增強現(xiàn)實（AR）技術(shù)是一種將虛擬信息與真實世界巧妙融合的技術(shù)，被視為智能手機之后的下一代終端形態(tài)。增強現(xiàn)實其中的一個關(guān)鍵技術(shù)就是微顯示技術(shù)，目前微顯示技術(shù)發(fā)展的瓶頸在于如何使顯示芯片尺寸做小而分辨率做高。本文提出了一種提高顯示分辨率的動態(tài)子像素組合方法，并在現(xiàn)場可編程邏輯門陣列（FPGA）上實現(xiàn)電路。通過對原圖像進行數(shù)據(jù)處理，將一幀原圖像分成跟顯示屏物理分辨率一致的四個子幀
關(guān)鍵字： 202005 增強現(xiàn)實微顯示分辨率 FPGA

實測！AlexNet卷積核在FPGA占90%資源仍跑750MHz 算力達288萬張圖像/秒

本文將重點描述基于AlexNet的2D卷積核的實例應用。
關(guān)鍵字： MLP FPGA

BittWare推出新型TeraBox FPGA加速邊緣服務器

近日，?Molex旗下BittWare 公司?是企業(yè)級 FPGA 加速器產(chǎn)品領(lǐng)域一家領(lǐng)先的供應商，現(xiàn)推出全新的 TeraBox? 200DE 邊緣服務器。TeraBox 服務器產(chǎn)品系列是專為數(shù)據(jù)中心提供的領(lǐng)先產(chǎn)品，而TeraBox 200DE 是構(gòu)建在此成功基礎(chǔ)之上另一創(chuàng)新，實現(xiàn)了世界一流的FPGA加速功能，可部署在邊緣應用所需的更具挑戰(zhàn)性的惡劣環(huán)境之下。200DE是一種小體積的 2U 短深服務器，以新型的戴爾 PowerEdge? XE2420 為基礎(chǔ)?？梢蕴畛湟幌盗械?BittWa
關(guān)鍵字：加速器 FPGA

CEVA發(fā)布業(yè)界首個高性能傳感器中樞DSP架構(gòu)

● SensPro?系列用作傳感器中樞，處理和融合來自多個傳感器(包括攝像頭、雷達、LiDAR、飛行時間、麥克風和慣性測量單元)的數(shù)據(jù)● 高度可配置且獨立的體系結(jié)構(gòu)，浮點和整數(shù)數(shù)據(jù)的標量計算和并行計算能力，深度學習訓練和推理支持CEVA，全球領(lǐng)先的無線連接和智能傳感技術(shù)的授權(quán)許可廠商發(fā)布業(yè)界首個高性能傳感器中樞DSP架構(gòu)SensPro?，設(shè)計用于處理情境感知設(shè)備中的多種傳感器處理和融合工作負載。SensPro專用處理器可以滿足業(yè)界對高效處理日益增多的各類傳感
關(guān)鍵字： DSP 傳感器

電源中的數(shù)字控制為工業(yè)4.0和物聯(lián)網(wǎng)應用增添價值

摘要具有數(shù)字控制的電源在設(shè)備和系統(tǒng)級別上有許多好處。電源性能可以在安裝和運行中動態(tài)優(yōu)化應用，更廣泛的系統(tǒng)控制和監(jiān)測電源特性以實現(xiàn)高效集成?！盎ヂ?lián)”制造業(yè)，如工業(yè)4.0或“第四次工業(yè)革命”，尤其受益于物聯(lián)網(wǎng)（IoT）。本文解釋了電源中的數(shù)字控制是什么，以及獨立和連接應用程序中提供的好處。背景電源中的數(shù)字控制可能意味著不同的事情，從簡單的狀態(tài)/警報數(shù)字信號和傳統(tǒng)模擬控制器的開/關(guān)控制，通過簡單的微控制器添加更復雜的功能，一直到用數(shù)字信號處理器（DSP）完全實現(xiàn)反饋回路補償。最新技術(shù)允許在開發(fā)和調(diào)試期間靈活配置
關(guān)鍵字： DSP GUI

CEVA宣布DSP和語音神經(jīng)網(wǎng)絡集成TensorFlow Lite for Microcontrollers

●? ?用于定制語音喚醒命令的WhisPro?語音識別軟件現(xiàn)可用開源TensorFlow Lite for Microcontrollers，在邊緣設(shè)備實施機器學習●? ?來自谷歌的TensorFlow Lite for Microcontrollers經(jīng)過優(yōu)化用于CEVA-BX DSP內(nèi)核，以加速低功耗AI在會話和情境感知應用領(lǐng)域的使用CEVA，全球領(lǐng)先的無線連接和智能傳感技術(shù)的授權(quán)許可廠商(NASDAQ：CEVA)宣布其?CEVA-BX DSP&nbs
關(guān)鍵字：集成 DSP

賽靈思攜手 Nimbix 與三星提速云應用

現(xiàn)代數(shù)據(jù)中心成功的要訣是：大規(guī)模提供尖端加速計算平臺，從而使世界各地的開發(fā)者與解決方案提供商都能被覆蓋到。在過去十年里，云計算已運用并行計算來提高性能，這種方法需要將求解過程分解成多個并行任務，以充分利用所有計算單元。以GPU 為代表的并行計算加速器，其中含有多達 2,000 個計算單元。我們不妨將它想象成一個塞滿小黃人的小型棒球場，每個小黃人代表 100 萬個邏輯門。一旦出現(xiàn)某個問題不支持所有小黃人同時并行工作完成求解，諸如 GPU 這樣的并行計算加速器就會面臨嚴重的性能局限。的確，一些類型的問題非常適
關(guān)鍵字： FPGA GPU

基于LabVIEW FPGA的數(shù)據(jù)傳輸技術(shù)

代華斌，秦占陽 (中國科學院?西安光學精密機械研究所，陜西?西安?710075)摘? 要：數(shù)據(jù)傳輸就是依照適當?shù)囊?guī)程，經(jīng)過一條或多條鏈路，在數(shù)據(jù)源和數(shù)據(jù)宿之間傳送數(shù)據(jù)的過程。也表示借助信道上的信號將數(shù)據(jù)從一處送往另一處的操作?；贚abVIEW FPGA數(shù)據(jù)傳輸技術(shù)是基于網(wǎng)絡傳輸?shù)囊?種，它具有TCP傳輸和UDP傳輸兩種方式，為了保證傳輸過程中不產(chǎn)生數(shù)據(jù)丟失，本文通過重新構(gòu)造數(shù)據(jù)類型并通過打包與接包的方式進行數(shù)據(jù)交換，保證了數(shù)據(jù)在高速采樣條件下的連續(xù)性與穩(wěn)定性，為底層FPGA硬件向上位機數(shù)據(jù)交換提供
關(guān)鍵字： 202004 FPGA abview TCP/IP UDP 數(shù)據(jù)復用

FPGA及IP在邊緣智能中的機會

　　Bob?Siller?（Achronix公司?產(chǎn)品營銷總監(jiān)）　　1 FPGA助力智能物聯(lián)網(wǎng)　　多種AI應用需要不斷加速，包括：視頻、圖像和語音識別；數(shù)據(jù)壓縮；加密與解密；自然語言處理；工業(yè)物聯(lián)網(wǎng)；汽車駕駛員輔助系統(tǒng)；低延遲邊緣推理；智能網(wǎng)卡和服務器加速?！　≡谶@些應用中，我們看到對性能的需求日益增長，從而產(chǎn)生了許多全新的、創(chuàng)新的系統(tǒng)架構(gòu)。業(yè)界對硬件加速平臺的需求不斷增加，以釋放CPU周期，從而提供更好的系統(tǒng)總體擁有成本。微軟、谷歌、亞馬遜、蘋果和特斯拉等終端設(shè)備制造商已開始為其特定的AI應用工作負載開
關(guān)鍵字： 202004 FPGA 智能物聯(lián)網(wǎng) AI