<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> dsp+fpga

          TI評(píng)估用于系統(tǒng)級(jí)芯片集成的各種處理技術(shù)方案

          • 帶有多個(gè)處理單元的SoC器件目前是產(chǎn)品設(shè)計(jì)鏈上的重要一環(huán)。本文綜合各種因素評(píng)估了不同處理單元的優(yōu)缺...
          • 關(guān)鍵字: SoC  TI  FPGA  DSP  系統(tǒng)級(jí)芯片集成  

          基于DSP的木材彈性模量無(wú)損檢測(cè)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 彈性模量  DSP  無(wú)損檢測(cè)技術(shù)  

          基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計(jì)

          • 摘要:在數(shù)字通信系統(tǒng)中,數(shù)字調(diào)制與解調(diào)技術(shù)占有非常重要的地位。文中介紹了FSK調(diào)制解調(diào)的基本原理,用VHDL語(yǔ)言實(shí)現(xiàn)了2FSK調(diào)制解調(diào)器的設(shè)計(jì),整個(gè)系統(tǒng)設(shè)計(jì)在MAX+plusII開(kāi)發(fā)平臺(tái)上進(jìn)行編譯仿真,最后在EPM7032LC44-1
          • 關(guān)鍵字: FPGA  

          基于FPGA的可編程電阻的設(shè)計(jì)

          • 摘要:現(xiàn)在市場(chǎng)上的各種電阻和電阻箱有不足之處,不能滿(mǎn)足一些研發(fā)場(chǎng)所的要求,為了解決這一問(wèn)題,本文介紹一種基于FPGA的可直接輸入阻值提供不同電阻的設(shè)計(jì)方法。FPGA通過(guò)控制繼電器的吸合,從而確定與其并聯(lián)的電阻
          • 關(guān)鍵字: FPGA  可編程  阻的設(shè)計(jì)    

          基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用

          • 基于FPGA的MSK調(diào)制解調(diào)器設(shè)計(jì)與應(yīng)用,計(jì)和時(shí)序仿真。硬件部分在Altera 公司 EP2C15AF256C8N FPGA 上實(shí)現(xiàn)。結(jié)果表明,數(shù)字MSK
            調(diào)制解調(diào)器具有相位連續(xù),頻帶利用率高的優(yōu)點(diǎn)。
            關(guān)鍵詞:現(xiàn)場(chǎng)可編程邏輯陣列,最小頻移鍵控,調(diào)制,時(shí)序仿真

            Abstract:
          • 關(guān)鍵字: 設(shè)計(jì)  應(yīng)用  調(diào)制解調(diào)器  MSK  FPGA  基于  

          MPEG聲音編碼的單片DSP實(shí)現(xiàn)

          • MPEG聲音編碼的單片DSP實(shí)現(xiàn),1 MPEG聲音編碼原理 MPEG聲音編碼是一種基于人耳聽(tīng)覺(jué)特性的子帶聲音編碼算法,它屬于一種感覺(jué)聲音編碼方法.感覺(jué)聲音編碼算法的基本結(jié)構(gòu)如圖1所示.根據(jù)編碼器著重于頻率分辨率還是時(shí)間分辨率,可分為子帶編碼器和
          • 關(guān)鍵字: DSP  實(shí)現(xiàn)  單片  編碼  聲音  MPEG  

          采用混合信號(hào)FPGA實(shí)現(xiàn)智能化熱管理

          • 采用混合信號(hào)FPGA實(shí)現(xiàn)智能化熱管理,引言  傳統(tǒng)上,人們一直采用熱敏電阻、熱耦或分離式溫度測(cè)量芯片來(lái)測(cè)量系統(tǒng)溫度。而且,隨著系統(tǒng)速度越來(lái)越快,系統(tǒng)的相對(duì)尺寸越來(lái)越小,溫度測(cè)量也變得越來(lái)越重要?! ∪欢?,若需要測(cè)量板卡上多個(gè)測(cè)試點(diǎn)的溫度,
          • 關(guān)鍵字: 智能化  管理  實(shí)現(xiàn)  FPGA  混合  信號(hào)  采用  

          Altera通過(guò)高速以太網(wǎng)小組委員會(huì)的互操作性測(cè)試

          •   Altera公司今天宣布,公司成功通過(guò)Ethernet Alliance?高速以太網(wǎng)(HSE)小組委員會(huì)的首次互操作性測(cè)試,這一測(cè)試主要針對(duì)設(shè)計(jì)用于支持100G以太網(wǎng)(100GbE)系統(tǒng)的產(chǎn)品。通過(guò)互操作性測(cè)試驗(yàn)證了Altera在其Stratix? IV GT FPGA中實(shí)現(xiàn)的業(yè)界一流收發(fā)器技術(shù)的性能,表明公司能夠?yàn)樵O(shè)備生產(chǎn)商提供低風(fēng)險(xiǎn)解決方案,用于40GbE/100GbE系統(tǒng)的實(shí)施。   
          • 關(guān)鍵字: Altera  FPGA  100G以太網(wǎng)  

          如何快速啟動(dòng)嵌入式系統(tǒng)開(kāi)發(fā)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 賽靈思  FPGA  嵌入式系統(tǒng)  

          基站DSP爭(zhēng)奪即將開(kāi)始

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 基站  DSP  TI  CEVA  

          基于DSP 的電壓閃變監(jiān)測(cè)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 基于DSP 的電壓閃變監(jiān)測(cè)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要: 電壓波動(dòng)和閃變是衡量電能質(zhì)量的重要指標(biāo)。在對(duì)IEC 提出的電壓閃變測(cè)量方法進(jìn)行分析的基礎(chǔ)上,利用間接解調(diào)法對(duì)FFT 計(jì)算結(jié)果中引起的幅值衰減進(jìn)行修正,從而提高了離散瞬時(shí)閃變值算法的精度。系統(tǒng)用DSP 實(shí)現(xiàn)電
          • 關(guān)鍵字: DSP   A/D  

          FPGA給力高密度和高收發(fā)

          •   盡管Xilinx 28nm工藝的7系列產(chǎn)品明年才能出貨,但其宣傳攻勢(shì)如火如荼,并且已經(jīng)開(kāi)始宣布Virtex-7中期產(chǎn)品。10月底,Xilinx在京宣布了28nm的3D(三維)封裝技術(shù),預(yù)計(jì)2011年下半年供貨;11月在深圳宣布了Virtex-7 HT系列,預(yù)計(jì)2012年供貨。   10月28日,Xilinx宣布推出堆疊硅片互聯(lián)技術(shù),即通過(guò)在單個(gè)封裝中集成多個(gè) FPGA 芯片,實(shí)現(xiàn)突破性的容量、帶寬和功耗優(yōu)勢(shì),以滿(mǎn)足那些需要高密度晶體管和邏輯,以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。通過(guò)采用3D封
          • 關(guān)鍵字: Xilinx  FPGA  201012  

          車(chē)用FPGA在賽車(chē)引擎控制單元中的應(yīng)用

          • 基于MCU、定制ASIC和體積龐大的電線(xiàn)束來(lái)實(shí)現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限,汽車(chē)工業(yè)正面臨新的設(shè)計(jì)挑戰(zhàn),本文介紹FPGA在賽車(chē)引擎控制單元中的應(yīng)用,幫助設(shè)計(jì)人員緩解產(chǎn)品更快推出市場(chǎng)的壓力
          • 關(guān)鍵字: FPGA  車(chē)用  引擎  控制單元    

          應(yīng)對(duì)FPGA/SDI子系統(tǒng)中的高速板布局挑戰(zhàn)

          • 本論文概述了硬件工程師面臨的挑戰(zhàn),并為處理這些挑戰(zhàn)提供了建議。

          • 關(guān)鍵字: FPGA  SDI  子系統(tǒng)  高速板    

          基于A/D和DSP的高速數(shù)據(jù)采集技術(shù)

          • 中頻信號(hào)分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個(gè)A/D同時(shí)將和路與差路信號(hào)采樣,并分別送入兩個(gè)FIFO;DSP分時(shí)從兩個(gè)FIFO中
          • 關(guān)鍵字: DSP  高速數(shù)據(jù)  采集    
          共9875條 407/659 |‹ « 405 406 407 408 409 410 411 412 413 414 » ›|

          dsp+fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();