<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

賽靈思25周年論行業(yè)短長新款FPGA重拳出擊

近日，賽靈思公司在北京舉辦隆重的25周年慶典，并宣布推出全新一代旗艦產(chǎn)品系列——高性能Virtex? -6和低成本Spartan? -6 FPGA，同時提出了“目標(biāo)設(shè)計平臺”的新理念。出席慶典和新聞發(fā)布會的有賽靈思公司產(chǎn)品營銷高級總監(jiān)Chuck Tralka，亞太區(qū)執(zhí)行總裁/質(zhì)量管理和
關(guān)鍵字：賽靈思 Virtex FPGA

基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計

摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制，整個設(shè)計用VHDL語言描述，在QuartusⅡ平臺下進(jìn)行軟件編程實現(xiàn)正確的A/D轉(zhuǎn)換的工作時序控制過程，并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
關(guān)鍵字： FPGA 轉(zhuǎn)換采樣控制模塊

基于Matlab/DSP Builder多波形信號發(fā)生器的設(shè)計

　　1 引言　　傳統(tǒng)的波形發(fā)生器多采用模擬分立元件實現(xiàn)，產(chǎn)生的波形種類要受到電路硬件的限制，體積大，靈活性和穩(wěn)定性也相對較差。采用FPGA器件直接實現(xiàn)多種波形信號發(fā)生器，配以相應(yīng)的外圍器件實現(xiàn)的波形發(fā)生器具
關(guān)鍵字： Builder Matlab DSP 多波形

基于DSP的視頻采集存儲系統(tǒng)設(shè)計

介紹了視頻采集存儲系統(tǒng)的硬件設(shè)計及主要模塊的數(shù)據(jù)處理流程、系統(tǒng)測試結(jié)果。采集制式為PAL的視頻信號，經(jīng)過視頻解碼器TVP5150轉(zhuǎn)換為數(shù)字視頻數(shù)據(jù)，利用TMS320DM642和CPLD器件及與非門Flash等主要器件實現(xiàn)了集視頻數(shù)據(jù)采集、以太網(wǎng)傳輸、存儲、壓縮于一體的視頻處理系統(tǒng)，該系統(tǒng)可用于工業(yè)流程檢測、智能交通、機(jī)器人巡邏等涉及運動圖像處理的領(lǐng)域。
關(guān)鍵字： DSP 視頻采集存儲系統(tǒng)設(shè)計

多DSP系統(tǒng)互連方案分析

多DSP系統(tǒng)互連方案分析,在通信系統(tǒng)中,特別是在VoIP網(wǎng)關(guān)、3G無線基站等系統(tǒng)中,隨著輸入語音數(shù)據(jù)和分組數(shù)據(jù)量的急劇增加,系統(tǒng)的處理能力也需極大地增加。這需要一種功能強(qiáng)大的實時分布式處理系統(tǒng),系統(tǒng)往往需要進(jìn)行非常復(fù)雜的數(shù)據(jù)處理。目前使
關(guān)鍵字：分析方案系統(tǒng) DSP DSP 主機(jī)接口周邊器件外部存儲器接口交換陣列

用FPGA實現(xiàn)靈活的汽車電子設(shè)計

引言　　微控制器在汽車和消費類市場上得到了廣泛應(yīng)用，能夠以相對較低的成本實現(xiàn)系統(tǒng)高度集成。然而，這類產(chǎn)品也有潛在的成本問題。例如，如果元件功能不符合要求，就必須采用外部邏輯、軟件或者其他集成器件
關(guān)鍵字： FPGA 汽車電子設(shè)計

TMS320C30與A/D和D/A接口的設(shè)計

MAX153 和MX7545 是美國MAXIM 公司近幾年推出的8位A/D轉(zhuǎn)換器和12位D/A 轉(zhuǎn)換器。MAX153具有高達(dá)1MSPS的采樣率,MX7545具有4MSPS的數(shù)/模轉(zhuǎn)換速度。它們集跟蹤/保持器于一體,因而由它們構(gòu)成的數(shù)據(jù)采集和波形產(chǎn)生電路結(jié)構(gòu)
關(guān)鍵字：設(shè)計接口 D/A A/D TMS320C30 DSP A/D D/A 時序關(guān)系

基于單片機(jī)和FPGA的頻率特,tt測試儀

介紹基于89S51單片機(jī)和FPGA的頻率特性測試儀的設(shè)計。該系統(tǒng)設(shè)計利用DDS原理由FPGA經(jīng)D／A轉(zhuǎn)換產(chǎn)生掃頻信號，再經(jīng)待測網(wǎng)絡(luò)實現(xiàn)峰值檢測和相位檢測，從而完成了待測網(wǎng)絡(luò)幅頻和相頻特性曲線的測量和顯示。經(jīng)過調(diào)試，示波器顯示待測網(wǎng)絡(luò)頻率范圍100 Hz～100 kHz的幅頻和相頻特性曲線，該系統(tǒng)工作穩(wěn)定，操作方便。
關(guān)鍵字： tt 測試儀頻率 FPGA 單片機(jī) 基于轉(zhuǎn)換器

一種寬帶復(fù)接器的設(shè)計與實現(xiàn)

信息時代的到來使人們需要共享越來越多的信息。隨著信息及其需求的爆炸性增長,信息的選擇及傳輸速率成為一個重要問題。有線電視網(wǎng)絡(luò)有其固有的高帶寬特性,適合大容量的數(shù)據(jù)傳輸和實時性要求,使寬帶數(shù)字接入成為可能。
關(guān)鍵字：實現(xiàn) 設(shè)計寬帶 DVB-C數(shù)據(jù)廣播 TS復(fù)接器 DSP FPGA 網(wǎng)絡(luò)

幾家公司聯(lián)合在亞洲啟動協(xié)處理研討會

安富利公司 (NYSE: AVT) 旗下安富利電子元件部、The MathWorks、德州儀器(TI) 和賽靈思(Xilinx)宣布將舉辦為期2天的協(xié)處理SpeedWay設(shè)計研討會(Co-Processing SpeedWay Design Workshop™)。研討會將以最新推出的Spartan-3A DSP FPGA / DaVinci開發(fā)平臺為基礎(chǔ)，講解如何“用基于模型化的設(shè)計方法，進(jìn)行FP
關(guān)鍵字：安富利德州儀器 FPGA DSP

基于FPGA 的簡化UART 電路設(shè)計

摘要：本文闡述了通用異步發(fā)生器UART 的功能特點，介紹了用硬件描述語言Verilog 來開發(fā)各個模塊，并給出仿真結(jié)果。本設(shè)計使用Altera 的FPGA 芯片，將UART 的核心功能嵌入到FPGA 內(nèi)部，能夠?qū)崿F(xiàn)異步通信的功能，可以
關(guān)鍵字： FPGA UART 電路設(shè)計

基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計

為保證線陣CCD在圖像測量中正常、穩(wěn)定工作，必須設(shè)計出適合其工作的時序驅(qū)動電路。在分析TCDl501D線陣CCD驅(qū)動時序關(guān)系的基礎(chǔ)上，通過分析CCD輸出的圖像信號，給出了內(nèi)、外相關(guān)雙采樣的時序控制。最后，利用quanus7．2軟件平臺結(jié)合VHDL語言進(jìn)行開發(fā)，對所需驅(qū)動脈沖進(jìn)行仿真設(shè)計。仿真結(jié)果表明，該驅(qū)動電路簡單、功耗小、成本低、抗干擾能力強(qiáng)，適用于設(shè)備小型化的要求。
關(guān)鍵字： FPGA CCD 線陣驅(qū)動

基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計

簡單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理，提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計方法，并給出了部分verilog HDL設(shè)計程序的代碼和仿真波形。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

基于DSP的QPSK調(diào)制的設(shè)計與實現(xiàn)

設(shè)計了一套基于TMS320VC5416型DSP的實驗系統(tǒng)，用于實現(xiàn)QPSK的調(diào)制。闡述了QPSK算法的基本原理和調(diào)制方式及實現(xiàn)QPSK調(diào)制硬件的設(shè)計方案，最后說明在該系統(tǒng)上現(xiàn)實QPSK的設(shè)計流程以及實驗波形圖。
關(guān)鍵字：設(shè)計實現(xiàn) 調(diào)制 QPSK DSP 基于轉(zhuǎn)換器

基于FPGA的RS編碼器的設(shè)計與實現(xiàn)

RS碼是線性分組碼中一種典型的糾錯碼，既能糾正隨機(jī)錯誤，也能糾正突發(fā)錯誤，在現(xiàn)代通信領(lǐng)域越來越受到重視。文中介紹基于FPGA使用Verilog―HDL語言的RS(15，9)編碼器的設(shè)計方法，并在QuartusII 5．O軟件環(huán)境下進(jìn)行了功能仿真，仿真結(jié)果與理論分析相一致，該設(shè)計方法對實現(xiàn)任意長度的RS編碼有重要參考價值。
關(guān)鍵字： FPGA RS編碼器

共9876條 522/659 |‹ « 520 521 522 523 524 525 526 527 528 529 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。創(chuàng)建詞條

dsp＋fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)

dsp＋fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

dsp＋fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費下載

dsp＋fpga專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();