dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于DSP的數(shù)據(jù)采集系統(tǒng)開(kāi)發(fā)與實(shí)現(xiàn)

為了解決自動(dòng)檢測(cè)和控制系統(tǒng)中數(shù)據(jù)采集速度慢的問(wèn)題，提出運(yùn)用基于DSP的軟件平臺(tái)一CCS和TI公司TMS320系列F2812芯片開(kāi)發(fā)一種快速數(shù)據(jù)采集系統(tǒng)，研究了該系統(tǒng)硬件平臺(tái)的搭建和相關(guān)應(yīng)用程序的開(kāi)發(fā)。將其運(yùn)用于旋轉(zhuǎn)機(jī)械狀態(tài)監(jiān)測(cè)及故障診斷領(lǐng)域中有關(guān)轉(zhuǎn)速信號(hào)、多路同步軸徑向振動(dòng)信號(hào)、軸向位移信號(hào)、若干開(kāi)關(guān)量信號(hào)、溫度、壓力、流量等參數(shù)的信號(hào)采集，取得了良好的效果。
關(guān)鍵字： DSP 數(shù)據(jù)采集系統(tǒng)開(kāi)發(fā)

基于FIFO的DDC與DSP高速數(shù)據(jù)傳輸實(shí)現(xiàn)

軟件無(wú)線(xiàn)電數(shù)字中頻接收機(jī)通常采用可編程數(shù)字下變頻器DDC和DSP的實(shí)現(xiàn)方案。中頻模擬信號(hào)通過(guò)A/D數(shù)字化，送入DDC混頻、抽取濾波處理，DSP接收到的是DDC輸出的低速零中頻信號(hào)，其后的解調(diào)、譯碼、信號(hào)識(shí)別等算法都可以
關(guān)鍵字：數(shù)據(jù)傳輸實(shí)現(xiàn) 高速 DSP FIFO DDC 基于 FIFO DDC DSP

HF頻段RFID長(zhǎng)距離讀寫(xiě)器的研究與開(kāi)發(fā)

射頻識(shí)別技術(shù)（RFID）是上世紀(jì)80年代興起并不斷走向成熟的一項(xiàng)自動(dòng)無(wú)線(xiàn)識(shí)別和數(shù)據(jù)獲取技術(shù)。與傳統(tǒng)的條碼、磁卡等自動(dòng)識(shí)別技術(shù)相比，RFID技術(shù)在工作距離、保密性、智能化及其環(huán)境適應(yīng)能力等方面都有顯著優(yōu)勢(shì)，且可同
關(guān)鍵字：研究開(kāi)發(fā) 讀寫(xiě)器長(zhǎng)距離頻段 RFID HF RFID 讀寫(xiě)器 ISO-15693協(xié)議 DSP

嵌入式SATA存儲(chǔ)系統(tǒng)的研究

嵌入式SATA存儲(chǔ)系統(tǒng)的研究,SATA硬盤(pán)作為新型的存儲(chǔ)介質(zhì)，具有高速、海量、價(jià)格低廉、使用方便等優(yōu)點(diǎn)。SATA2.5協(xié)議支持3.0Gb/s的接口速度，SATA2.5硬盤(pán)的持續(xù)存儲(chǔ)速度可達(dá)80MB/s，最大存儲(chǔ)容量已經(jīng)達(dá)到750GB(如希捷ST3750640AS硬盤(pán))。SATA硬盤(pán)已
關(guān)鍵字：研究系統(tǒng) 存儲(chǔ) SATA 嵌入式 SATA Virtex-5 FPGA 硬盤(pán)存儲(chǔ) 嵌入式系統(tǒng)

可記錄運(yùn)動(dòng)者狀態(tài)的衣服方案(下)—采用MEMS、DSP及虛擬現(xiàn)實(shí)技術(shù)

剖析了Moven和ADI展示的一件集慣性傳感器、處理器以及無(wú)線(xiàn)通信模塊于一身的衣服，這件衣服可記錄穿著者的運(yùn)動(dòng)狀態(tài)，并在電腦屏幕上實(shí)時(shí)顯示出三維的運(yùn)動(dòng)圖像。MEMS傳感器、DSP乃至SoC、軟件在運(yùn)動(dòng)捕捉類(lèi)應(yīng)用上具有特殊的結(jié)構(gòu)。
關(guān)鍵字： ADI MEMS DSP 虛擬現(xiàn)實(shí) 慣性傳感器陀螺儀 200903

Altium 推出 Altera Cyclone III FPGA 新型子板

　　日前，Altium 宣布推出另一款面向桌面 NanoBoard 可重構(gòu)硬件開(kāi)發(fā)平臺(tái)的全新子板，進(jìn)一步幫助電子設(shè)計(jì)人員輕松利用可編程硬件的優(yōu)勢(shì)。　　這款最新插入式子板采用 780 BGA 封裝，內(nèi)置 Altera 的低成本 Cyclone® III EP3C40 FPGA。該子板包含可充分滿(mǎn)足應(yīng)用需求的各種板載存儲(chǔ)器以及用來(lái)存儲(chǔ)電路板識(shí)別數(shù)據(jù)與相關(guān)信息的 1-Wire 存儲(chǔ)器器件。　　電子產(chǎn)品設(shè)計(jì)人員可充分利用桌面 NanoBoard 的高靈活性以及可對(duì) FPGA 進(jìn)行再編程的特性，快速
關(guān)鍵字： Altium FPGA

Altera發(fā)售業(yè)界密度最高的收發(fā)器FPGA

　　Altera公司(NASDAQ: ALTR)今天宣布，開(kāi)始提供業(yè)界密度最高的收發(fā)器FPGA芯片。作為Altera® Stratix® IV GX FPGA系列中發(fā)售的第二個(gè)型號(hào)器件，EP4SGX530比市場(chǎng)上最大的收發(fā)器FPGA大60％。該器件提供530K邏輯單元(LE)，48個(gè)工作速率高達(dá)8.5 Gbps的收發(fā)器，20.3 Mbits RAM以及1,040個(gè)嵌入式乘法器。Stratix IV GX器件面向通信、廣播、測(cè)試、醫(yī)療和軍事市場(chǎng)等多種應(yīng)用領(lǐng)域。　　Agilent邏輯和協(xié)議
關(guān)鍵字： Altera，F(xiàn)PGA，收發(fā)器

DSP出沒(méi) 32位MCU請(qǐng)注意！

“DSP本身就是數(shù)字信號(hào)處理能力很強(qiáng)的控制器，”TI高級(jí)嵌入式處理器產(chǎn)品部中國(guó)區(qū)經(jīng)理譚徽告訴EEWORLD。
關(guān)鍵字： TI DSP Delfino

基于FPGA的無(wú)線(xiàn)通信收發(fā)模塊設(shè)計(jì)方案

1 前言　　近年來(lái)，隨著半導(dǎo)體工藝技術(shù)和設(shè)計(jì)方法的迅速發(fā)展，系統(tǒng)級(jí)芯片SOC的設(shè)計(jì)得以高速發(fā)展，這已成為業(yè)界熱點(diǎn)。但是，由于SOC產(chǎn)品設(shè)計(jì)具有開(kāi)發(fā)周期相對(duì)較長(zhǎng)、高成本和高風(fēng)險(xiǎn)等特點(diǎn)，對(duì)市場(chǎng)的變化非常敏感，這使
關(guān)鍵字：設(shè)計(jì) 方案模塊收發(fā) FPGA 無(wú)線(xiàn)通信基于 FPGA 無(wú)線(xiàn)通信收發(fā)模塊設(shè)計(jì)方案摩爾斯碼

基于提升小波的毫米波信號(hào)實(shí)時(shí)去噪*

針對(duì)3mm波段毫米波探測(cè)器回波信號(hào)去噪處理的實(shí)時(shí)性要求，比較了幾種提升格式下基于整數(shù)的小波變換的去噪效果和算法復(fù)雜度，具體分析了實(shí)現(xiàn)5/3小波實(shí)時(shí)去噪時(shí)算法對(duì)硬件系統(tǒng)運(yùn)算速度的要求，構(gòu)建了基于DSP的信號(hào)處理硬件平臺(tái)，實(shí)現(xiàn)了信號(hào)實(shí)時(shí)去噪。
關(guān)鍵字：毫米波探測(cè)器提升格式實(shí)時(shí)去噪 5/3小波 DSP 200903

基于FPGA的HDB3編解碼器設(shè)計(jì)

基于FPGA的HDB3編解碼器設(shè)計(jì),本方案設(shè)計(jì)模塊可以作為IP(Intellectual Property)核，與嵌入式處理器及其他功能模塊或IP芯核相結(jié)合在一片F(xiàn)PGA上構(gòu)成片上可編程系統(tǒng)SOPC，使得所設(shè)計(jì)的系統(tǒng)在其規(guī)模、可靠性、體積、功耗、性能等方面實(shí)現(xiàn)最優(yōu)化。
關(guān)鍵字：設(shè)計(jì) 解碼器 HDB3 FPGA 基于編解碼器

基于DSP的電阻焊機(jī)電源控制電路設(shè)計(jì)

摘要：從中頻逆變技術(shù)現(xiàn)狀、中頻逆變電源原理出發(fā)，提出并設(shè)計(jì)出了基于DSP(Digital Single Process)的大功率中頻逆變電阻焊電源控制電路。實(shí)驗(yàn)驗(yàn)證了此設(shè)計(jì)方案的可行性和優(yōu)越性，即控制電路簡(jiǎn)化、器件少、體積小、降
關(guān)鍵字：控制電路設(shè)計(jì) 電源焊機(jī) DSP 電阻基于

基于FPGA的高速數(shù)據(jù)中繼器設(shè)計(jì)的研究

1 前言高速以太網(wǎng)可以滿(mǎn)足新的容量需求，解決了低帶寬接入、高帶寬傳輸?shù)钠款i問(wèn)題，擴(kuò)大了應(yīng)用范圍，并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無(wú)傳輸距離的限制，只是在實(shí)際應(yīng)用中，物理層技術(shù)限制了最
關(guān)鍵字： FPGA 高速數(shù)據(jù) 中繼器

無(wú)線(xiàn)基站中的FPGA和DSP最佳性能組合

關(guān)鍵字： FPGA DSP 無(wú)線(xiàn)基站

TI新型C64x+ DSP 提升數(shù)據(jù)密集型應(yīng)用30%性能

　　日前，德州儀器 (TI) 宣布推出速度可達(dá) 1.2 GHz 與 1 GHz 的新型 TMS320C6457 數(shù)字信號(hào)處理器 (DSP)，其更高的性?xún)r(jià)比將使數(shù)據(jù)密集型信號(hào)處理應(yīng)用的開(kāi)發(fā)人員獲益匪淺。與 TI 目前的單核 DSP 處理器相比，C6457 的性能可提升高達(dá) 30%，而成本可降低三分之一。性能的提升得益于存儲(chǔ)器與高速緩存的數(shù)項(xiàng)改進(jìn)，而體積更小的工藝節(jié)點(diǎn)則降低了成本。上述技術(shù)改進(jìn)可針對(duì)網(wǎng)絡(luò)、影像以及工業(yè)等市場(chǎng)顯著降低系統(tǒng)成本，提高效率與設(shè)計(jì)靈活性，充分滿(mǎn)足醫(yī)療影像、雷達(dá)、工業(yè)視覺(jué)系統(tǒng)以及測(cè)試設(shè)備
關(guān)鍵字： TI DSP TMS320C6457