dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA助力高端存儲器接口設(shè)計

高性能系統(tǒng)設(shè)計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設(shè)計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設(shè)計師帶來了必須解決的新挑戰(zhàn)。關(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要；同時，更具挑戰(zhàn)性的問題是，如何讓接收到的時鐘與數(shù)據(jù)中
關(guān)鍵字： FPGA 存儲器接口模擬IC

FPGA助力高端存儲器接口設(shè)計

　　高性能系統(tǒng)設(shè)計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設(shè)計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設(shè)計師帶來了必須解決的新挑戰(zhàn)。　　關(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要;同時，更具挑戰(zhàn)性的問題是，如何讓接收到的時鐘與數(shù)據(jù)中心
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 存儲器接口存儲器

用FPGA實現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸

　　1 意義　　簡單的多機(jī)間數(shù)據(jù)通信在我們的設(shè)計中很普遍，一般情況下數(shù)據(jù)傳輸距離很短，不會超過百十m，因此僅采用雙絞線加RS232或RS485標(biāo)準(zhǔn)就可以有效傳輸。但有時多機(jī)之間的距離也會很遠(yuǎn)，如我們所設(shè)計的一個氣象項目，就要求子站遍布在基站1km范圍內(nèi)。因此在考慮成本、不增加很多設(shè)備的前提下，有效防止噪聲干擾，保證子站與基站的數(shù)據(jù)高精確傳輸就很重要。　　　　通常多機(jī)短距通信中，可以在收發(fā)端加入奇校驗、累加和校驗等出錯就重發(fā)的防噪聲措施;但以上措施都只能檢錯，不能糾錯，也就是說傳輸過程
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 數(shù)據(jù) 傳輸 MCU和嵌入式微處理器

基于FPGA的RFID系統(tǒng)解碼模塊設(shè)計

　　RFID技術(shù)(radio frequency identification)是一種非接觸式智能識別技術(shù)，它通過射頻信號自動識別目標(biāo)對象并獲得相關(guān)信息。整個識別過程無需人工介入，可同時識別多個對象并可以識別高速運(yùn)動的物體，操作簡單，廣泛應(yīng)用在車輛自動識別系統(tǒng)、物流管理與監(jiān)控、倉庫管理、門禁系統(tǒng)以及軍事等領(lǐng)域。　　RFID系統(tǒng)由三部分組成：讀頭、天線和電子標(biāo)簽，如圖1所示。　　　　其中讀頭是整個系統(tǒng)的核心部分，控制整個識別過程中與標(biāo)簽之間的通信，并提供與后臺計算機(jī)的接口。天線用來發(fā)送
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA RFID 系統(tǒng)解碼 RF IF

賽靈思推出一系列PCI Express協(xié)議解決方案

賽靈思公司宣布推出一系列基于賽靈思Virtex™-5 LXT FPGA的PCI Express®協(xié)議解決方案。這些解決方案包括由獨立設(shè)計服務(wù)商和IP供應(yīng)商組成的賽靈思生態(tài)系統(tǒng)合作伙伴提供的軟件/驅(qū)動開發(fā)套件、參考設(shè)計以及IP。這些解決方案提供的兼容技術(shù)使用戶能夠快速進(jìn)入PCI Express產(chǎn)品的開發(fā)，從而加快產(chǎn)品的上市速度。這些生態(tài)系統(tǒng)解決方案由CG-CoreEl systems、Jungo和Northwest Logic公
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 PCI Express FPGA 單板計算機(jī)

醫(yī)療半導(dǎo)體市場潛力大便攜式應(yīng)用最熱門

英特爾公司前CEO貝瑞特曾經(jīng)預(yù)言，醫(yī)療產(chǎn)品將帶動全球半導(dǎo)體產(chǎn)業(yè)快速增長。飛利浦公司也通過出售半導(dǎo)體業(yè)務(wù)將精力集中在醫(yī)療和消費電子業(yè)務(wù)上，可以預(yù)見，醫(yī)療半導(dǎo)體市場將成為半導(dǎo)體產(chǎn)業(yè)發(fā)展的一大熱點。那么，醫(yī)療電子和醫(yī)療半導(dǎo)體市場最近取得的令人興奮的進(jìn)展有哪些？主流半導(dǎo)體公司如何預(yù)測醫(yī)療電子和醫(yī)療半導(dǎo)體市場的規(guī)模？DSP、無線技術(shù)、高精度模擬器件(HPA)、FPGA等產(chǎn)品在醫(yī)療電子市場的應(yīng)用前景如何？便攜式醫(yī)療設(shè)備產(chǎn)品對半導(dǎo)體產(chǎn)品主要提出哪些要求？主流半導(dǎo)體供應(yīng)商對醫(yī)療半導(dǎo)體市場有哪些規(guī)劃？本報特邀請全球著名的半
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 醫(yī)療半導(dǎo)體模擬器 FPGA

用FPGA設(shè)計MP3個人數(shù)字播放機(jī)

引言 MPEG(活動影像專業(yè)人員組織)是為數(shù)字音頻確定單一編碼和解碼(壓縮/解壓縮)方法于1988年建立的。1992年，國際標(biāo)準(zhǔn)組織(ISO)和國際電工委員會(IEC)為音頻和視頻編碼建立了MPEG1(ISO/IEC11172)標(biāo)準(zhǔn)。這使得業(yè)內(nèi)在處理新數(shù)字世紀(jì)出現(xiàn)的各種類型音頻/視頻媒體時統(tǒng)一在單一格式上。隨著以數(shù)字形式存儲和播放音樂的MPEG Audio Layer3(MP3)格式的發(fā)展，個人數(shù)字播放機(jī)市場開始出現(xiàn)巨大的發(fā)展機(jī)會。非壓縮的音頻磁軌的MP3數(shù)字文件只有原來磁軌大小的1/10。能保
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) MPEG FPGA MP3 MCU和嵌入式微處理器

精簡的FPGA編程電路

引言便攜式、小型的儀表和設(shè)備是一個非常重要的應(yīng)用領(lǐng)域，在未來一段時間內(nèi)會有比較大的市場。而FPGA等現(xiàn)場可編程器件也是正在興起與普及的一種器件，把FPGA更好地運(yùn)用到上述儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積等。在許多應(yīng)用場合，如大型設(shè)備中的板卡，比較適合采用標(biāo)準(zhǔn)的FPGA編程電路。但是對于便攜式設(shè)備的應(yīng)用場合，采用標(biāo)準(zhǔn)電路聯(lián)系FPGA與CPU需要消耗的資源太多。許多DSP芯片只有2個通用I/O引腳，所以如果能只使用1~2個引腳就完成FPGA編
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 編程電路 Xilinx MCU和嵌入式微處理器

TMS320VC5402 HPI接口與PCI總線接口設(shè)計

數(shù)字信號處理器DSP(Digital Signal Processor)是一種特別適合于進(jìn)行數(shù)字信號處理的微處理器，憑借其運(yùn)算速度快、功能強(qiáng)等特點，在各個領(lǐng)域的應(yīng)用越來越廣泛。但在很多場合下需要將DSP的各種外圍設(shè)備同計算機(jī)連接，以實現(xiàn)數(shù)據(jù)傳輸。通常情況下可利用DSP的串口或I/O口來實現(xiàn)，但無論是接串口還是接I/O口都要占用DSP的硬件資源，同時數(shù)據(jù)的傳輸速度有時也不能滿足系統(tǒng)的要求。為了解決這一問題，將DSP的HPI口通過PCl2040芯片橋接到PCI總線。本文以TMS320VC5402(簡稱VC54
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號處理器 DSP TMS320VC5402 MCU和嵌入式微處理器

Tensilica和Tallika推出安全SoC FPGA平臺

Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoCFPGA/ASIC平臺。該完全經(jīng)過驗證和硅驗證的硬件/軟件平臺對于任意一個需要完整RSA實現(xiàn)方案(包括加密、解密、密鑰對生成加速)和/或集成了硬件安全功能的SoC設(shè)計團(tuán)隊而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器，后者集成了其安全I(xiàn)P核模塊
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Tensilica Tallika FPGA

基于DSP的Max-Log-MAP算法實現(xiàn)與優(yōu)化

本文基于TMS320C6000系列DSP芯片討論了Max-Log-MAP算法的實現(xiàn)與優(yōu)化。
關(guān)鍵字：實現(xiàn) 優(yōu)化算法 Max-Log-MAP DSP 基于

基于DSP的快速以太網(wǎng)通信技術(shù)研究

關(guān)鍵字：通信技術(shù) 研究以太網(wǎng) 快速 DSP 基于

圖像采集壓縮SOC系統(tǒng)在FPGA中的實現(xiàn)

關(guān)鍵字： FPGA 實現(xiàn) 系統(tǒng) SOC 采集壓縮圖像

把大學(xué)作為推廣普及FPGA之源

當(dāng)ASIC越來越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場，越來越多的設(shè)計者將重心轉(zhuǎn)向FPGA，這其中包括很多ASIC設(shè)計工程師。FPGA對于初創(chuàng)型的公司是一個非常理想的選擇，從新產(chǎn)品研制的原型到樣機(jī)的設(shè)計，采用FPGA可以大大加速新產(chǎn)品設(shè)計和創(chuàng)新的進(jìn)程。此外，最重要的原因是每一年FPGA的價格會明顯下降，包括它的設(shè)計軟件和它的應(yīng)用性都是比傳統(tǒng)的ASIC設(shè)計要便宜很多。對于Xilinx這樣的FPGA領(lǐng)導(dǎo)廠商來說，僅僅推廣產(chǎn)品是遠(yuǎn)遠(yuǎn)不夠的，普及FPGA技術(shù)與
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0709_A 雜志_高校園地 FPGA MCU和嵌入式微處理器

采用集成DSP與微處理器內(nèi)核的嵌入式應(yīng)用

嵌入式應(yīng)用包括信號處理算法與控制算法，在多種實時嵌入式系統(tǒng)中，這兩種算法共同執(zhí)行必需的功能，因此我們應(yīng)了解控制算法與數(shù)字信號處理器 (DSP) 算法是如何實現(xiàn)互操作性的。在手機(jī)和 MP3 播放器等應(yīng)用中，要解決上述互操作性問題，傳統(tǒng)做法是分別用 RISC 處理器和DSP來處理控制算法與信號處理算法。例如，在手機(jī)中，信號處理功能負(fù)責(zé)處理音視頻應(yīng)用中的回聲消除與編解碼工作。由于DSP 架構(gòu)是專門設(shè)計用于執(zhí)行信號處理算法的，因此信號處理算法在 DSP 上的運(yùn)行效率很高；而手機(jī)中的控制軟件則負(fù)責(zé)執(zhí)行狀態(tài)機(jī)，即控
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0709_A 雜志_技術(shù)長廊 DSP 微處理器 MCU和嵌入式微處理器