dsp＋fpga 文章進入dsp＋fpga技術(shù)社區(qū)

基于FPGA的數(shù)字交換系統(tǒng)的設(shè)計與實現(xiàn)

　　專用交換機過于強大專業(yè)的功能，以及昂貴的價格，并非小型建網(wǎng)的理想選擇;同時，傳統(tǒng)的PBX的模擬交換方式存在著失真大、欠靈活以及隨規(guī)模增大而復雜度劇增的不足。本文提出的方案，有別于常用PBX的模擬交換，是一種適用于一定規(guī)模局域網(wǎng)的數(shù)字交換機。FPGA的使用在保證了性能提高的同時，在復雜度和擴展性方面也有了明顯的改進。　　一、系統(tǒng)結(jié)構(gòu) 　　本系統(tǒng)實現(xiàn)了帶有16路內(nèi)線電話、同時具備4路外線接口的數(shù)字交換機，系統(tǒng)結(jié)構(gòu)如圖1。　　　　(1)用戶接口及PCM編碼部分　　用戶接口電路選
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 數(shù)字交換系統(tǒng) MCU和嵌入式微處理器

基于FPGA設(shè)計安全的汽車通信網(wǎng)絡

　　汽車工業(yè)正在經(jīng)歷一場無線技術(shù)革命，但安全威脅不解決，則可能削弱這塊新興的市場。由于高速網(wǎng)絡連接正設(shè)法進入汽車領(lǐng)域，設(shè)計師面臨新通信標準實施的挑戰(zhàn)。許多已經(jīng)習慣于漫長開發(fā)周期的設(shè)計師, 現(xiàn)在則在為迅速給新型車輛配備用戶需求的電子設(shè)備而進行競爭。為調(diào)整上市時間并駕馭出現(xiàn)的多個標準，設(shè)計師正轉(zhuǎn)向采用FPGA(現(xiàn)場可編程門陣列)。遺憾的是，由于汽車工業(yè)匆忙采用下一代基于fpga的汽車遠程信息系統(tǒng)，幾乎沒有設(shè)計師能夠充分明白他們選擇的fpga在安全上意味著什么。構(gòu)建安全的網(wǎng)絡首先要設(shè)計安全的系統(tǒng)，而且選擇適當?shù)?/li>
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 汽車通信網(wǎng)絡 MCU和嵌入式微處理器

DSP與普通MCU的區(qū)別

　　考慮一個數(shù)字信號處理的實例，比如有限沖擊響應濾波器(FIR)。用數(shù)學語言來說，F(xiàn)IR濾波器是做一系列的點積。取一個輸入量和一個序數(shù)向量，在系數(shù)和輸入樣本的滑動窗口間作乘法，然后將所有的乘積加起來，形成一個輸出樣本。　　類似的運算在數(shù)字信號處理過程中大量地重復發(fā)生，使得為此設(shè)計的器件必須提供專門的支持，促成了了DSP器件與通用處理器(GPP)的分流：　　1 對密集的乘法運算的支持　　GPP不是設(shè)計來做密集乘法任務的，即使是一些現(xiàn)代的GPP，也要求多個指令周期來做一次乘法。而DSP處理器使用專
關(guān)鍵字：嵌入式系統(tǒng) 單片機數(shù)字信號處理 DSP MCU MCU和嵌入式微處理器

致力推動FPGA深入高校教育，Altera舉辦全國大學教師會議

近日，Altera公司在清華大學拉開了全國大學教師會議的序幕，來自全國118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學術(shù)盛會。這已是Altera公司第五次舉辦的全國范圍內(nèi)的大學教師會議。自2003年以來，Altera公司一年一度的大學教師會議，將全國各大高校的教師匯聚一堂，通過若干專題研討會以及經(jīng)驗交流，讓廣大高校老師對可編程邏輯技術(shù)的發(fā)展及其在大學課程中的應用有更深入的了解，對課程設(shè)置的改革有更清晰的概念，為高校教師的應用教學搭建起交流學習的平臺。在今年
關(guān)鍵字： FPGA Altera

致力推動FPGA深入高校教育，Altera舉辦全國大學教師會議

關(guān)鍵字： FPGA Altera舉辦全國大學教師會議

DSP入門導讀（5）

并行FLASH引導的一點經(jīng)驗-阿哲最近BBS上關(guān)于FLASH和BOOT的討論很活躍，我也多次來此請教。前幾天自制的DSP板引導成功，早就打算寫寫這方面的東西。我用的 DSP是5416，以其為核心，做了一個相對獨立的子系統(tǒng)（硬件、軟件、算法），目前都已基本做好。下面把在FLASH引導方面做的工作向大家匯報一下，希望能對大家有所幫助。本人經(jīng)驗和文筆都有限，寫的不好請大家諒解。硬件環(huán)境： DSP：TMS320VC5416PGE160 FLASH：SST39VF40
關(guān)鍵字： DSP

DSP入門導讀（4）

什么是boot loader？ DSP的速度快，EPROM或flash的速度較慢，而DSP片內(nèi)的RAM很快，片外的RAM也較快。為了使DSP充分發(fā)揮它的能力，必須將程序代碼放在RAM中運行。為了方便的將代碼從ROM中搬到RAM中，在不帶flash的DSP中，TI在出廠時固化了一段程序，在上電后完成從ROM或外設(shè)將代碼搬到用戶指定的RAM中。此段程序稱為“boot loader”。 TMS320C3x如何boot？在MC/MP
關(guān)鍵字： DSP 嵌入式

DSP入門導讀（3）

DSP發(fā)展動態(tài) 1.TMS320C2000 TMS320C2000系列包括C24x和C28x系列。C24x系列建議使用LF24xx系列替代C24x系列，LF24xx系列的價格比C24x便宜，性能高于C24x，而且LF24xxA具有加密功能。 C28x系列主要用于大存儲設(shè)備管理，高性能的控制場合。 2.TMS320C3x TMS320C3x系列包括C3x和VC33，主要推薦使用VC33。C3x系列是TI浮點DSP的基礎(chǔ)，不可能停產(chǎn)，但價格不會進一步下調(diào)。
關(guān)鍵字： DSP 嵌入式

DSP入門導讀（2）

DSP仿真器為什么必須連接目標系統(tǒng)(Target)？ DSP的仿真器同單片機的不同，仿真器中沒有DSP，提供IEEE標準的JTAG口對DSP進行仿真調(diào)試，所以仿真器必須有仿真對象，及目標系統(tǒng)。目標系統(tǒng)就是你的產(chǎn)品，上面必須有DSP。仿真器提供JTAG同目標系統(tǒng)的DSP相接，通過DSP實現(xiàn)對整個目標系統(tǒng)的調(diào)試。仿真工作正常對于DSP的基本要求 1)DSP電源和地連接正確。 2)DSP時鐘正確。 3)DSP的主要控制信號，如RS和HOLD信號接高電
關(guān)鍵字： DSP 嵌入式

DSP入門導讀(1)

如何選擇外部時鐘？ DSP的內(nèi)部指令周期較高，外部晶振的主頻不夠，因此DSP大多數(shù)片內(nèi)均有PLL。但每個系列不盡相同。 1)TMS320C2000系列： TMS320C20x：PLL可以
關(guān)鍵字： DSP 嵌入式

基于FPGA+PCI的并行計算平臺實現(xiàn)

　　當前對于各種加密算法.除了有針對性的破解算法，最基本的思想就是窮舉密鑰進行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計簡便而具有實際應用的前景。　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標準——ISA總線(工業(yè)標準結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點，用于取代ISA總線而成為目前臺式計算機的事實I/O總線標準，在普通PC機和工控機上有著廣泛的應
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA PCI 并行計算 MCU和嵌入式微處理器

基于FPGA的分布式算法FIR濾波器設(shè)計

　　引言　　FIR(finite impulse response)濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性，同時其單位沖激響應是有限的，沒有輸入到輸出的反饋，是穩(wěn)定的系統(tǒng)。因此，F(xiàn)IR濾波器在通信、圖像處理、模式識別等領(lǐng)域都有著廣泛的應用。　　目前FIR濾波器的硬件實現(xiàn)有以下幾種方式：　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡單，但是由于字長和階數(shù)的規(guī)格較少，不易完全滿足實際需要。雖然可采用多片擴展來滿足要求，但會增加體積和
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FIR FPGA 濾波器 MCU和嵌入式微處理器

FPGA奔向45納米

　　Altera公司技術(shù)開發(fā)副總裁Mojy Chian博士來到北京，在媒體座談會上介紹了該公司45nm IC開發(fā)的情況。他說，45nm相對65nm的優(yōu)勢要比65nm相對90nm的優(yōu)勢更大，同時開發(fā)難度也更高。Altera通過選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計和工藝開發(fā)的方式來實現(xiàn)2008年45nm FPGA的生產(chǎn)。　　那個叫Moore的人真幸運。他沒有發(fā)現(xiàn)真正的物理定律。他只不過總結(jié)并預測了半導體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學家都著名。說他幸運，是因為那個
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 45納米 IC 模擬IC

C語言平臺　縮短SoC前期設(shè)計時間

　　在設(shè)計上能減少結(jié)構(gòu)探索時間的C語言平臺，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點是作業(yè)時間非常冗長。然而，C語言平臺的設(shè)計方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺的樣品，大約需要半年左右的結(jié)構(gòu)探索時間，如果採用C語言平臺的設(shè)計方式，只需要花費約2周~1個月的時間。　　目前開發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統(tǒng) 單片機 C語言 SoC FPGA MCU和嵌入式微處理器

基于DSP的高速實時語音識別系統(tǒng)的設(shè)計與實現(xiàn)

　　實時語音識別系統(tǒng)中，由于語音的數(shù)據(jù)量大，運算復雜，對處理器性能提出了很高的要求，適于采用高速DSP實現(xiàn)。雖然DSP提供了高速和靈活的硬件設(shè)計，但是在實時處理系統(tǒng)中，還需結(jié)合DSP器件的結(jié)構(gòu)及工作方式，針對語音處理的特點，對軟件進行反復優(yōu)化，以縮短識別時間，滿足實時的需求。因此如何對DSP進行優(yōu)化編程，解決算法的復雜性和硬件存儲容量及速度之間的矛盾，成為實現(xiàn)系統(tǒng)性能的關(guān)鍵。本文基于TMS320C6713設(shè)計并實現(xiàn)了高速實時語音識別系統(tǒng)，在固定文本的說話人辨識的應用中效果顯著。　　1 語音識別的原理
關(guān)鍵字：嵌入式系統(tǒng) 單片機語音識別 DSP TMS320C6713 MCU和嵌入式微處理器