dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA在衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器設(shè)計中的應(yīng)用

1 引言由于數(shù)字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數(shù)字化傳輸方式所特有的高效數(shù)據(jù)傳輸率，可以在有限的傳輸頻帶內(nèi)傳送更多的電視節(jié)目，正成為數(shù)字化視聽技術(shù)發(fā)展的一個新方向。作為數(shù)字電視前端設(shè)備中的衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器，簡稱為碼流機(jī)，其主要功能就是接收頻率為950～2 150 MHz的國內(nèi)外數(shù)字衛(wèi)星節(jié)目信號進(jìn)行QPSK解調(diào)，并轉(zhuǎn)換成ASI格式的MPEG-2傳輸流，輸出給TS流復(fù)用器、QAM調(diào)制器等前端設(shè)備處理后發(fā)射到數(shù)字電視終端用戶，即相當(dāng)于有線電視臺轉(zhuǎn)播節(jié)目的信號源；同時他還輸出
關(guān)鍵字： FPGA 單片機(jī) 電視碼流嵌入式系統(tǒng) 衛(wèi)星轉(zhuǎn)發(fā)器

嵌入式DSP上的視頻編解碼

隨著數(shù)字多媒體的應(yīng)用日漸廣泛，視頻解碼在嵌入式系統(tǒng)設(shè)計中變成一個基本要素。視頻標(biāo)準(zhǔn)有多種，依賴于產(chǎn)品可實施其中的一個或者多個標(biāo)準(zhǔn)。當(dāng)然這不是全部，視頻僅僅是多媒體碼流的一部分，另外還有音頻或者語音需要并行處理。因此，一個精確的處理存儲或數(shù)據(jù)流的同步層是必需的。此外，視頻解碼本身對性能要求較高，需要不同于先前基于語音和信息應(yīng)用的系統(tǒng)架構(gòu)；這就對便攜系統(tǒng)提出了特殊挑戰(zhàn)，而桌面應(yīng)用同樣面臨這些問題。通用視頻標(biāo)準(zhǔn)和編解碼器聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 視頻編解碼

Altera宣布基于FPGA的加速器支持Intel前端總線

　　Altera公司宣布，XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA，該模塊支持Intel的前端總線(FSB)。基于Intel Xeon處理器的服務(wù)器采用這一高性能計算方案后，能夠進(jìn)一步增強(qiáng)處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個處理器相比，其加速性能提高了10倍到100倍，同時降低了系統(tǒng)總功耗。　　XtremeData公司CEO Ravi Chandran評論說：“在高性能計算市場應(yīng)用中，St
關(guān)鍵字： Altera FPGA Intel 單片機(jī) 加速器前端總線嵌入式系統(tǒng)

利用Altera增強(qiáng)型配置片實現(xiàn)FPGA動態(tài)配置

1. 引言在當(dāng)今復(fù)雜數(shù)字電路設(shè)計中，大多采用以"嵌入式微控制器+FPGA"為核心的體系結(jié)構(gòu)此體系結(jié)構(gòu)中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開周期和產(chǎn)品升級的易施性。傳統(tǒng)的FPGA配置方案(例如調(diào)試階段的專用下載電纜方式。成品階段的專用配置片方式)在成本、效率、靈活性方面都存在著明顯不足。針對這樣的實際問題，基于嵌入式微控制器與FPGA廣泛共存于復(fù)雜數(shù)字系統(tǒng)的背景，借鑒軟件無線電"一機(jī)多能"的思想，提出了一種對現(xiàn)有傳統(tǒng)FPGA配置方案硬件電路稍做調(diào)整并增加部分軟件功能。即可實現(xiàn)FPGA動態(tài)配置的方
關(guān)鍵字： Altera FPGA 單片機(jī) 配置嵌入式系統(tǒng)

透過DSP系統(tǒng)模型建立和設(shè)定實現(xiàn)最佳模擬

嵌入式軟件發(fā)展需要對目標(biāo)架構(gòu)及其使用有著廣泛而透徹的認(rèn)識和瞭解。把嵌入式系統(tǒng)從概念轉(zhuǎn)化成能夠有效地在硬件環(huán)境中部署的高效能解決方案，需要若干個步驟。整個過程包括：分析、架構(gòu)搭建、評估、硬件支援、設(shè)計、編碼、除錯、整合、驗證和確認(rèn)，過程中準(zhǔn)確度極為重要。硬件資源的使用效率低，或者是軟件沒有針對那些硬件資源進(jìn)行最佳化，都可能對性能帶來嚴(yán)重的影響。 CEVA-X系列采用的創(chuàng)新架構(gòu)，充分利用可能的設(shè)計變數(shù)來控制整體性能。CEVA-X1620是CEVA-X核心系列的第一款產(chǎn)品，具有先進(jìn)的平行架構(gòu)（Parallel
關(guān)鍵字： DSP 單片機(jī) 電源技術(shù) 模擬技術(shù) 嵌入式系統(tǒng) 最佳模擬

多DSP局部總線與VME總線的接口設(shè)計

本文基于雷達(dá)實時信號處理的需要，用FPGA實現(xiàn)了多DSP信號處理模板局部總線和基于標(biāo)準(zhǔn)VME總線的計算機(jī)進(jìn)行通信的接口設(shè)計。
關(guān)鍵字： DSP VME 總線接口設(shè)計

JPEG2000中嵌入式塊編碼的FPGA設(shè)計

隨著多媒體市場的迅猛發(fā)展，百萬像素的數(shù)碼相機(jī)、各種功能強(qiáng)大的彩屏手機(jī)等數(shù)字消費(fèi)產(chǎn)品逐漸普及。這些多媒體應(yīng)用均需要處理高質(zhì)量、高分辨率的大圖像，這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標(biāo)準(zhǔn)JPEG已不能滿足這些新的要求，而且它在低碼率時還存在著方塊效率。因此，從1997年開始，JPEG委員會就致力于開發(fā)新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000,并在2000年8月形成了最終經(jīng)濟(jì)核草案，在2000年12月使其成為了國標(biāo)標(biāo)準(zhǔn)。 JPEG2000相比JPE
關(guān)鍵字： FPGA JPEG2000 單片機(jī) 嵌入式系統(tǒng)

賽靈思在中國IDF上展示全球性能最高的FPGA 加速模塊

　　賽靈思公司今天宣布將在本周舉辦的中國英特爾信息技術(shù)峰會（ Intel Developer Forum China）上展示全球性能最高的FPGA加速模塊。賽靈思計算加速平臺（ACP）采用基于FPGA的加速模塊滿足Intel基于FPGA的前端總線(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。　　賽靈思將展示通過Intel FSB總線在系統(tǒng)存儲器和最新的65nm Virtex&n
關(guān)鍵字： FPGA IDF 單片機(jī) 嵌入式系統(tǒng) 賽靈思模塊

Harris新視頻廣播路由器線路選用Altera Stratix II GX FPGA

　　Altera公司宣布，Harris公司在最近推出的Platinum™視頻廣播路由器線路中采用了Stratix® II GX開發(fā)套件和3Gbps串行數(shù)字接口(SDI)知識產(chǎn)權(quán)(IP) MegaCore®功能，使其開發(fā)時間縮短了幾個月。　　Harris廣播通信部總裁Tim Thorsteinson評論說：“Altera的SDI解決方案幫助我們節(jié)省了工程時間，保證了高清晰信號完整性。Altera為我們提供全面的開發(fā)支持，包括高質(zhì)量MegaCore，提高了我們工程團(tuán)隊的效能，使
關(guān)鍵字： Altera FPGA Stratix 單片機(jī) 嵌入式系統(tǒng)

賽靈思推出新型低成本SPARTAN-DSP系列

　　賽靈思公司日前宣布推出首個低成本 Spartan™-DSP 系列產(chǎn)品以及相應(yīng)的開發(fā)板和增強(qiáng)設(shè)計軟件，極大地擴(kuò)展了其XtremeDSP™解決方案的產(chǎn)品線，并且在價格、性能和功耗三合一組合方面為數(shù)字信號處理樹立了新的標(biāo)桿。Spartan-DSP以業(yè)界最低的成本價格提供了高達(dá)20GMACS（每秒十億次乘法累計）的DSP功能，而價格不到30美元。與同類的其它高性能可配置DSP器件相比，該系列產(chǎn)品的動態(tài)功耗降低多達(dá)50%。　　新推出Spartan-DSP系列之后，XtremeDSP產(chǎn)
關(guān)鍵字： SPARTAN-DSP 單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于DSP實現(xiàn)的無差拍控制逆變器

隨著計算機(jī)以及各種精密自動化設(shè)備、電子設(shè)備被廣泛應(yīng)用于通信、工業(yè)自動化控制、辦公自動化等領(lǐng)域, 逆變器作為 UPS的重要組成部分，近年來得到了迅速展。對逆變器的控制成為研究重點，即要求其輸出波形穩(wěn)態(tài)精度高、總諧波畸變率低和動態(tài)響應(yīng)快。目前，瞬時 PID控制、重復(fù)控制等技術(shù)都在應(yīng)用中占有重要地位。但這兩種技術(shù)都有難以克服的缺點，如瞬時PID控制難以實現(xiàn)數(shù)字化；重復(fù)控制的動態(tài)響應(yīng)慢。美國著名控制理論專家卡爾曼于60年代初提出了數(shù)字控制的無差拍控制思想。隨著電力電子技術(shù)的發(fā)展，80年代中期，無差拍控制被應(yīng)用于逆
關(guān)鍵字： DSP 單片機(jī) 工業(yè)控制逆變器嵌入式系統(tǒng) 工業(yè)控制

賽靈思推出65nm FPGA Virtex-5的PCI Express開發(fā)套件

賽靈思公司宣布推出基于業(yè)界第一個列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開發(fā)套件。包括一個開發(fā)套件和協(xié)議包文件在內(nèi)的完全解決方案可幫助設(shè)計人員加快1-8路 PCIe 應(yīng)用的設(shè)計，可幫助客戶加快通信和網(wǎng)絡(luò)、視頻和廣播、存儲和計算、工業(yè)以及航空和國防等多種市場應(yīng)用的產(chǎn)品速度。該開發(fā)套件為設(shè)計人員評估并放心地利用賽靈思PCI Express端點模塊完成設(shè)計提供了所需要的一切。賽靈思Virtex-5 FPGA內(nèi)建PCI Express端點模塊和低功耗3.2G
關(guān)鍵字： 65nm FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計

引言隨著電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號處理內(nèi)容日益復(fù)雜，同時，很多情況下要求整個系統(tǒng)具有低功耗的特點。為滿足這種要求，DSP芯片設(shè)計技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來看，TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS，即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來看，TMS320VC5502內(nèi)核電壓只有1.26V，整個芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。模擬信號的輸入經(jīng)過50Hz陷波電路(濾除工頻
關(guān)鍵字： CPLD DSP 單片機(jī) 多路數(shù)據(jù)處理嵌入式系統(tǒng)

將低成本FPGA用于視頻和圖像處理

FPGA已經(jīng)存在了十幾年的時間，在傳統(tǒng)概念中，F(xiàn)PGA價格昂貴，設(shè)計門檻較高，多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年，低成本FPGA不斷推陳出新。半導(dǎo)體工藝的進(jìn)步不僅帶來FPGA成本的降低，還使其性能顯著提升，同時不斷集成一些新的硬件資源，比如內(nèi)嵌DSP塊、內(nèi)嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲器接口(DDR/DDR2)、高速LVDS接口等。在Altera公司90nm的Cyclone II FPGA內(nèi)部，還可以集成一種軟處理器Nios II及其外設(shè)，它是目前FPGA中應(yīng)用最為廣泛的軟處理器系統(tǒng)。
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng) 視頻圖像處理

微機(jī)保護(hù)中DSP與時鐘DS12CR887的接口設(shè)計

系統(tǒng)中其他外圍電路的控制方法和原理與時鐘芯片完全類似，以此方法可以搭建一個通用性強(qiáng)、性能穩(wěn)定的硬件平臺，再通過各種具體的保護(hù)應(yīng)用軟件，從而實現(xiàn)各種具體功能的微機(jī)保護(hù)裝置。
關(guān)鍵字： DSP 887 DS 12