dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

亞科鴻禹發(fā)布新版FPGA原型驗(yàn)證板StarFire6S-DARM

　　亞科鴻禹科技有限公司（HyperSilicon）于近日在北京推出了名為StarFire6S-DARM的系列新型FPGA原型驗(yàn)證系統(tǒng)。該公司原有的StarFire5S-V系列主要針對(duì)各類視音頻SOC的設(shè)計(jì)驗(yàn)證，被國內(nèi)設(shè)計(jì)公司廣泛采用累計(jì)達(dá)20多套。這款新的StarFire6S-DARM系列繼承了StarFire5S-V系列的大部分優(yōu)點(diǎn)，在容量、靈活性和性能指標(biāo)方面有了進(jìn)一步提高，同時(shí)支持采用各類型ARMTM處理器的SOC驗(yàn)證，從而適應(yīng)更廣泛的SOC/ASIC/IP/FPGA的原型驗(yàn)證和算法實(shí)現(xiàn)的要求。
關(guān)鍵字： FPGA StarFire6S-DARM 單片機(jī) 嵌入式系統(tǒng) 亞科鴻禹

利用以太網(wǎng)硬件在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

通常情況下，在設(shè)計(jì)基于FPGA的大型信號(hào)處理系統(tǒng)的時(shí)候，設(shè)計(jì)人員往往需要進(jìn)行費(fèi)時(shí)費(fèi)力的仿真。以Xilinx System Generator for DSP為代表的FPGA設(shè)計(jì)工具，通過提供可靠的硬件在環(huán)接口（該接口可以直接將FPGA硬件置入設(shè)計(jì)仿真），來解決這種問題。通過在硬件上模擬部分設(shè)計(jì)，這些接口可以大大提高仿真的速度——通常可以提高一個(gè)甚至多個(gè)數(shù)量級(jí)。使用硬件在環(huán)還可以讓設(shè)計(jì)人員實(shí)時(shí)進(jìn)行FPGA硬件調(diào)試和驗(yàn)證。 System Generator for DSP 可以為多類FPGA開發(fā)平臺(tái)提供
關(guān)鍵字： DSP 單片機(jī) 仿真高帶寬嵌入式系統(tǒng) 通訊網(wǎng)絡(luò) 無線

基于CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。關(guān)鍵詞： CPCI BUS；平臺(tái)；實(shí)時(shí)信號(hào)處理；DSP+FPGA 系統(tǒng)設(shè)計(jì)DSP+FPGA混用設(shè)計(jì)為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈
關(guān)鍵字： 0704_A BUS CPCI DSP+FPGA 單片機(jī) 平臺(tái) 嵌入式系統(tǒng) 實(shí)時(shí)信號(hào)處理雜志_設(shè)計(jì)天地

DSP程序構(gòu)造的加密體制

目前，DSP以其卓越的性能、獨(dú)有的特點(diǎn)，已經(jīng)成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。同時(shí)，隨著對(duì)知識(shí)產(chǎn)權(quán)的重視，在利用DSP進(jìn)行產(chǎn)品設(shè)計(jì)時(shí)，如何保護(hù)自己的成果，防止破譯者竊取，也成為設(shè)計(jì)者工作在一個(gè)重要方面[1,2]。如果產(chǎn)品大批量生產(chǎn)，那么可以利用掩膜技術(shù)等工藝將操作程序及數(shù)據(jù)寫入芯片，使它們不能被讀出，達(dá)到保護(hù)的效果。對(duì)于還沒有形成規(guī)模的產(chǎn)品，使用這樣的方法就會(huì)使成本大大增加。因此，本文提出一種方法，利用3DES、Geffe發(fā)生器和MD5等算法，構(gòu)造一種加密體制，來保護(hù)DSP程序。 1
關(guān)鍵字： DSP 單片機(jī) 加密嵌入式系統(tǒng)

基于FPGA的高階全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種基于PI 控制算法的三階全數(shù)字鎖相環(huán)，采用EDA 技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)，并用可編程邏輯器件予以實(shí)現(xiàn)。
關(guān)鍵字： FPGA 全數(shù)字鎖相環(huán)

FPGA與DS18B20型溫度傳感器通信的實(shí)現(xiàn)

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測(cè)量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測(cè)溫分辨率可達(dá)0.0625℃，被測(cè)溫度用符號(hào)擴(kuò)展的16位數(shù)字量方式串行輸出。一線式(1-WIRE)串行總線是利用1條信號(hào)線就可以與總線上若干器件進(jìn)行通信。具體應(yīng)用中可以利用微處理器的I/O端口對(duì)DS18B20直接進(jìn)行通信，也可以通過現(xiàn)場(chǎng)可編程門陣列(FPGA)等可編程邏輯器件(PLD)實(shí)現(xiàn)對(duì)1-WIRE器件的通信。
關(guān)鍵字： DS18B20 FPGA 傳感器單片機(jī) 嵌入式系統(tǒng)

SYNPLICITY推出面向ASIC設(shè)計(jì)綜合引擎DSP ASIC版軟件

SYNPLICITY 公司日前宣布推出最新 Synplify DSP ASIC版，進(jìn)一步豐富了其旗下的 ESL 軟件系列。在該公司致力于提供各種技術(shù)獨(dú)立的解決方案這一發(fā)展戰(zhàn)略的引導(dǎo)下，新型 Synplify® DSP ASIC 版軟件將幫助用戶根據(jù)算法級(jí)設(shè)計(jì)的要求自動(dòng)開發(fā)高質(zhì)量 RTL 代碼，以適應(yīng) FPGA 或 ASIC 器件的需求。 S
關(guān)鍵字： ASIC DSP SYNPLICITY 消費(fèi)電子 EDA IC設(shè)計(jì) 消費(fèi)電子

重慶交通大學(xué)計(jì)算機(jī)通訊學(xué)院TI DSP實(shí)驗(yàn)室成立

重慶交通大學(xué)計(jì)算機(jī)通訊學(xué)院TI DSP聯(lián)合實(shí)驗(yàn)室是TI在重慶地區(qū)大學(xué)掛牌的第三家聯(lián)合實(shí)驗(yàn)室(前兩家為：重慶大學(xué)和重慶郵電大學(xué)),該校領(lǐng)導(dǎo)對(duì)實(shí)驗(yàn)室的建設(shè)極為重視，前期投入了專向資金并對(duì)實(shí)驗(yàn)室產(chǎn)品的采購進(jìn)行了多方選擇，最終選擇了合眾達(dá)30套三DSP教學(xué)實(shí)驗(yàn)箱SEED-DTK多DSP教學(xué)實(shí)驗(yàn)箱作為該實(shí)驗(yàn)室DSP唯一的教學(xué)科研設(shè)備, 在此衷心感謝重慶交通大學(xué)校領(lǐng)導(dǎo)以及將相關(guān)老師們對(duì)合眾達(dá)電子的大力支持與信任，同時(shí)合眾達(dá)電子對(duì)該實(shí)驗(yàn)室的成功建立表示衷心祝賀！重慶
關(guān)鍵字： DSP TI 重慶交通大學(xué)

基于ADSP-BF537的視頻SOC驗(yàn)證方案

本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進(jìn)行SoC的FPGA實(shí)時(shí)驗(yàn)證的方案及其總線接口轉(zhuǎn)換...
關(guān)鍵字：嵌入式 FPGA 功耗

基于IP核的FPGA設(shè)計(jì)方法

前　言幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級(jí)功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計(jì)能力跟不上制造能力的矛盾也日益突出?，F(xiàn)在設(shè)計(jì)人員已不必全部用邏輯門去設(shè)計(jì)ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計(jì),ASIC 設(shè)計(jì)人員可以應(yīng)用等
關(guān)鍵字： ASIC CPLD FPGA IP 單片機(jī) 嵌入式系統(tǒng)

基于51主控的lP電話設(shè)計(jì)

引言 IP電話是利用國際互聯(lián)網(wǎng)Internet為語音傳輸?shù)拿浇椋瑢?shí)現(xiàn)語音通信的一種全新的通信技術(shù)。其通信費(fèi)用的低廉(有人稱之為廉價(jià)電話)，節(jié)省帶寬；智能化；開放的體系結(jié)構(gòu)；多媒體業(yè)務(wù)的集成。IP電話網(wǎng)絡(luò)支持語音、數(shù)據(jù)、圖像的傳輸，為將來全面提供多媒體業(yè)務(wù)打下了基礎(chǔ)。IP電話是未來“三網(wǎng)合一”的一項(xiàng)服務(wù)，有望成為下一代電信基礎(chǔ)設(shè)施結(jié)構(gòu)的核心，使未來各電信業(yè)務(wù)綜合在同一IP網(wǎng)絡(luò)上成為可能，導(dǎo)致語音、數(shù)據(jù)、圖像的融合和未來電信市場(chǎng)的重組，并帶來新的經(jīng)濟(jì)模式和價(jià)值鏈。IP電話的主要特點(diǎn)是語音在Intenet
關(guān)鍵字： AC48801 DSP lP電話通訊網(wǎng)絡(luò) 無線

2007年，SEED與美國Tektronic簽訂了正式代理協(xié)議業(yè)務(wù)

　　2007年，與美國Tektronic簽訂了正式代理協(xié)議業(yè)務(wù)，積極推廣FPGA大學(xué)計(jì)劃。
關(guān)鍵字： SEED DSP

基于FPGA的MPEG-4編解碼器

您是否曾想在您的 FPGA 設(shè)計(jì)中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實(shí)現(xiàn)起來太過復(fù)雜？現(xiàn)在您無需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。
關(guān)鍵字： FPGA MPEG 編解碼器

基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)

1 并行流水結(jié)構(gòu)FIR的原理在用FPGA或?qū)Ｓ眉呻娐穼?shí)現(xiàn)數(shù)字信號(hào)處理算法時(shí)，計(jì)算速度和芯片面積是兩個(gè)相互制約的主要問題。實(shí)際應(yīng)用FIR濾波器時(shí)，要獲得良好的濾波效果，濾波器的階數(shù)可能會(huì)顯著增加，有時(shí)可能會(huì)多達(dá)幾百階。因此，有必要在性能和實(shí)現(xiàn)復(fù)雜性之間做出選擇，也就是選擇不同的濾波器實(shí)現(xiàn)結(jié)構(gòu)。這里運(yùn)用并行流水線結(jié)構(gòu)來實(shí)現(xiàn)速度和硬件面積之間的互換和折衷。在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項(xiàng)強(qiáng)大的實(shí)現(xiàn)技術(shù)，并且不需要大量重復(fù)設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
關(guān)鍵字： FIR濾波器 FPGA 并行流水線單片機(jī) 可重配嵌入式系統(tǒng)

FPGA設(shè)計(jì)的驗(yàn)證技術(shù)及應(yīng)用原則

FPGA設(shè)計(jì)和驗(yàn)證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時(shí)間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加，完成一個(gè)完整時(shí)序驗(yàn)證對(duì)人力和計(jì)算機(jī)處理器、存儲(chǔ)器提出了更多更高的要求。　　隨著FPGA器件體積和復(fù)雜性的不斷增加，設(shè)計(jì)工程師越來越需要有效的驗(yàn)證方。時(shí)序仿真可以是一種能發(fā)現(xiàn)最多問題的驗(yàn)證方法，但對(duì)許多設(shè)計(jì)來說，它常常是最困難和費(fèi)時(shí)的方法之一。過去，采用標(biāo)準(zhǔn)臺(tái)式計(jì)算機(jī)的時(shí)序仿真是以小時(shí)或分鐘計(jì)算的，但現(xiàn)在對(duì)某些項(xiàng)目來說，在要求采用高性能64位服務(wù)器的情況下，其測(cè)試時(shí)間卻要幾天甚至幾周。這樣，這種
關(guān)鍵字： FPGA 驗(yàn)證