dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

簡化FPGA測試和調(diào)試

引言　　隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長，使得整個設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)周期中最困難的流程。另一方面，幾乎當(dāng)前所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速的向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外，每一條物理鏈路的速度從600Mbps到高達(dá)10Gbps，高速IO的測試和驗(yàn)證更成為傳統(tǒng)專注于FPGA內(nèi)部邏輯設(shè)計(jì)的設(shè)計(jì)人
關(guān)鍵字： FPGA 測量測試

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

2007年4月10號，北京——澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號處理(DSP)優(yōu)勢，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后，該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP
關(guān)鍵字： Altera DSP FPGA 單片機(jī) 嵌入式系統(tǒng)

MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

在功能上，單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對話、良好的數(shù)據(jù)處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡單介紹，希望對從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。單片機(jī)與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨(dú)立方式，分別說明
關(guān)鍵字： CPLD/FPGA MCS-51 單片機(jī) 邏輯設(shè)計(jì) 嵌入式系統(tǒng)

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

　　澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號處理(DSP)優(yōu)勢，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡為一塊Stratix® FPGA PCI卡。　　Fairlight首席技術(shù)官Tino Fibaek說：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后，該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP器件體系結(jié)構(gòu)設(shè)計(jì)的三分
關(guān)鍵字： Altera DSP Fairlight FPGA 單片機(jī) 嵌入式系統(tǒng)

基于FPGA的簡易可存儲示波器設(shè)計(jì)

摘要：　本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡易數(shù)字示波器設(shè)計(jì)，能夠?qū)崿F(xiàn)量程和采樣頻率的自動調(diào)整、數(shù)據(jù)緩存、顯示以及與計(jì)算機(jī)之間的數(shù)據(jù)傳輸。關(guān)鍵詞：數(shù)據(jù)采集；數(shù)字示波器；FPGA 引言　　傳統(tǒng)的示波器雖然功能齊全，但是體積大、重量重、成本高、等一系列問題使應(yīng)用受到了限制。有鑒于此，便攜式數(shù)字存儲采集器就應(yīng)運(yùn)而生，它采用了LCD顯示、高速A/D采集與轉(zhuǎn)換、ASIC芯片等新技術(shù)，具有很強(qiáng)的實(shí)用性和巨大的市場潛力，也代表了當(dāng)代電子測量儀器的一種發(fā)展趨勢，即向功能多、體積小、重量輕、
關(guān)鍵字： FPGA 測量測試可存儲示波器存儲器

基于DSP的PCI總線數(shù)據(jù)采集系統(tǒng)的研究

1 引言隨著數(shù)字信號處理器性能的不斷提高及其成本與售價(jià)的大幅下降，數(shù)字信號處理應(yīng)用領(lǐng)域飛速擴(kuò)展，信號處理進(jìn)入了一個新的發(fā)展時(shí)期。同時(shí)隨著計(jì)算機(jī)技術(shù)以及互聯(lián)網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，越來越多的數(shù)據(jù)需要經(jīng)過計(jì)算機(jī)來進(jìn)行處理、存儲、傳輸籌操作。計(jì)算機(jī)的應(yīng)用已經(jīng)遍及我們生活的每一個角落。由于計(jì)算機(jī)本身的特點(diǎn)，通用計(jì)算機(jī)通常僅負(fù)責(zé)沒有實(shí)時(shí)性要求的工作，而不適于進(jìn)行實(shí)時(shí)性要求很高的數(shù)字信號處理。將計(jì)算機(jī)和 DSP有機(jī)地結(jié)合起來，充分利用各自的優(yōu)點(diǎn)，它們將會相得益彰，滿足現(xiàn)實(shí)應(yīng)用中對數(shù)據(jù)實(shí)時(shí)處理能力、數(shù)據(jù)傳輸能力以及數(shù)
關(guān)鍵字： DSP PCI 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)采集

基于DSP芯片的MELP聲碼器的算法實(shí)現(xiàn)

論文對MELP編解碼算法的原理進(jìn)行了簡要分析，討論了如何在定點(diǎn)DSP芯片TMS320VC5416上實(shí)現(xiàn)該算法，并研究了其關(guān)鍵技術(shù)，最后對測試結(jié)果進(jìn)行了分析。
關(guān)鍵字：算法實(shí)現(xiàn) MELP 芯片 DSP 基于

ADI DSP FAQ

1.什么是ADI DSP，有什么特點(diǎn)，有些什么型號？ ADI DSP是美國模擬器件公司推出的dsp的統(tǒng)稱，相對與ti公司的dsp系列，具有內(nèi)部mem較大，多片協(xié)同工作能力強(qiáng)等優(yōu)點(diǎn)，具體可查閱ADI公司主頁http://www.analog.com 主要有以下幾個系列的DSP: a)21xx系列：16位定點(diǎn)dsp，主要以218x系列為代表，性能優(yōu)異，內(nèi)部REM大，外圍接口多，適合作為控制類芯片使用，另有219x系列性能更高
關(guān)鍵字： ADI DSP

TI DSP FAQ

1、TI DSP的選型主要考慮處理速度、功耗、程序存儲器和數(shù)據(jù)存儲器的容量、片內(nèi)的資源，如定時(shí)器的數(shù)量、I/O口數(shù)量、中斷數(shù)量、DMA通道數(shù)等。 DSP的主要供應(yīng)商有TI，ADI，Motorola,Lu
關(guān)鍵字： DSP TI

2007年TI DSP技術(shù)開發(fā)講座（TI&SEED)

2007年TI DSP技術(shù)開發(fā)講座（TI&SEED) [講座簡介] 為滿足廣大客戶的需求，不斷普及與推廣DSP最新技術(shù)，更好地解決客戶在DSP設(shè)計(jì)、開發(fā)中碰到的問題，北京合眾達(dá)電子技術(shù)有限公司與美國德州儀器（TI）公司聯(lián)合將于2007年5月份在成都、南昌、杭州、桂林、石家莊5個城市舉辦大型巡回免費(fèi)DSP設(shè)計(jì)與開發(fā)技術(shù)講座，歡迎廣大愛好者積極報(bào)名參加。合眾達(dá)電子（SEED）作為美國德州儀器（TI）在國內(nèi)唯一一家同時(shí)具有Third Party和product
關(guān)鍵字： DSP TI 單片機(jī) 嵌入式系統(tǒng)

賽靈思為DSP優(yōu)化65nm FPGA

賽靈思公司(Xilinx, Inc.)宣布開始向市場交付針對高性能數(shù)字信號處理(DSP)而優(yōu)化的65nm Virtex-5 SXT現(xiàn)場可編程門陣列(FPGA)器件的首批產(chǎn)品。SXT平臺的DSP在550MHz下性能達(dá)352 GMAC，而且動態(tài)功率較上一代90nm器件相比降低35%。Virtex-5 SXT平臺為無線WIMAX以及監(jiān)控和廣播等高分辨率視頻等領(lǐng)域中的高性能數(shù)字信號處理應(yīng)用提供了最高的DSP模塊和邏輯資源比。增強(qiáng)的DSP邏輯片(DSP48E)包括一個25 x 18位乘法器、一個48位第二級累加和算
關(guān)鍵字： 0703_A 65nm DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_業(yè)界風(fēng)云

Altera發(fā)售業(yè)界首款65nm低成本FPGA

　　日前，Alter宣布，利用TSMC 65nm低功耗工藝的低成本FPGA Cyclone III系列開始發(fā)售。根據(jù)Altera廣播、汽車電子及消費(fèi)電子業(yè)務(wù)部副總裁Tim Colleran的介紹，利用TSMC的工藝，Cyclone III FPGA提供豐富的邏輯、存儲器和DSP方案功能功耗更低。結(jié)合Quartus II開發(fā)軟件7.0，Cyclone III系列在嚴(yán)格的成本和功耗預(yù)算下，以高性能滿足應(yīng)用需求。　　Altera資深營銷副總裁Jordan Plofsky認(rèn)為，這一系列產(chǎn)品與其他競爭對手的方案
關(guān)鍵字： Altera FPGA 單片機(jī) 嵌入式系統(tǒng)

采用可高效再配置DSP系統(tǒng)的動態(tài)加載技術(shù)

新的移動通信市場為DSP 技術(shù)帶來了一系列新的挑戰(zhàn)。我們可采用動態(tài)加載技術(shù)來有效解決這些難題。
關(guān)鍵字：德州儀器動態(tài) 加載技術(shù) 系統(tǒng) DSP 高效配置采用

DSP與單片機(jī)通信的多種方案設(shè)計(jì)

將DSP和單片機(jī)構(gòu)成雙CPU處理器平臺，可以充分利用DSP對大容量數(shù)據(jù)和復(fù)雜算法的處理能力，以及單片機(jī)接口的控制能力。而DSP與單片機(jī)之間快速正確的通信是構(gòu)建雙CPU處理器的關(guān)鍵問題。下面就此問題分別設(shè)計(jì)串行SCI、SPI和并行HPI三種連接方式。1 串行通信設(shè)計(jì)與實(shí)現(xiàn) 1 1 SCI串行通信設(shè)計(jì) 1.1.1 多通道緩沖串行口McBSP原理 TMS320VC5402(簡稱VC5402)提供了2個支持高速、全雙工、帶緩沖、多種數(shù)據(jù)格式等優(yōu)點(diǎn)的多通道緩沖串行口McBSP。MCESP分為數(shù)據(jù)通路和控
關(guān)鍵字： DSP 單片機(jī)

一種IP電話的DSP實(shí)現(xiàn)

摘要：本文針對目前IP電話和網(wǎng)絡(luò)的發(fā)展情況，提出以DSP技術(shù)為核心軟硬件結(jié)合的IP電話方案并介紹了語音編碼的基本原理；根據(jù)IP電話的特點(diǎn)，確定以G .728編碼標(biāo)準(zhǔn)作為IP電話的編碼算法。關(guān)鍵詞： IP電話；DSP；語音編碼引言傳統(tǒng)的電話網(wǎng)是以電路交換的方式傳輸語音信號的，它需要的基本帶寬為64kbit/s。據(jù)統(tǒng)計(jì)，在正常通話情況下，大約只有40％的時(shí)間為有聲期，其余時(shí)間電路均為空占，網(wǎng)絡(luò)帶寬利用率不高。隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，尤其是國際互聯(lián)網(wǎng)(Internet)的不斷完善，基
關(guān)鍵字： DSP IP電話