dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

賽靈思最新版ISE大幅縮短FPGA設(shè)計(jì)周期

賽靈思公司（Xilinx, Inc.）推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE）設(shè)計(jì)套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當(dāng)前面臨的主要設(shè)計(jì)挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時(shí)序收斂、設(shè)計(jì)人員生產(chǎn)力和設(shè)計(jì)功耗。除了運(yùn)行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術(shù)，因而可在確保設(shè)計(jì)中未變更部分實(shí)施結(jié)果的同時(shí)，將硬件實(shí)現(xiàn)的速度再提高多達(dá)6倍。同時(shí)，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
關(guān)鍵字： FPGA ISE 單片機(jī) 嵌入式系統(tǒng) 賽靈思

以太網(wǎng)到多路E1適配電路設(shè)計(jì)及FPGA實(shí)現(xiàn)

伴隨著Internet的迅速發(fā)展，IP已經(jīng)成為綜合業(yè)務(wù)通信的首選協(xié)議，其承載的信息量也在成倍增長(zhǎng)，如何利用現(xiàn)有的電信資源組建寬帶IP網(wǎng)絡(luò)是近年來研究的熱點(diǎn)。目前，比較成熟的技術(shù)主要有IP over SDH(POS)和IP over ATM（POA）。POS將IP包直接裝入SDH的虛容器中，通道開銷少、實(shí)現(xiàn)簡(jiǎn)單，具有自動(dòng)保護(hù)切換功能；POA的復(fù)接過程比較復(fù)雜，可以通過高系統(tǒng)開銷提供較好的服務(wù)質(zhì)量保證（QOS）。從目前的市場(chǎng)看，各大通信設(shè)備商都推出了基于POS/POA的產(chǎn)品，但總體成本較高，主要面向的是一些高
關(guān)鍵字： E1 FPGA 單片機(jī) 嵌入式系統(tǒng) 適配電路通訊網(wǎng)絡(luò) 無線

FPGA:來日方長(zhǎng)顯身手--專訪Altera總裁兼CEO John Daane

Altera是一個(gè)團(tuán)結(jié)緊密的團(tuán)體，每一個(gè)成員都有共同的堅(jiān)定的信念和為此信念?yuàn)^斗不息的激情。我從John Daane身上也看到這一點(diǎn)。Daane是一位年輕的CEO，在加入Altera之前，他在LSI Logic公司工作了15年，負(fù)責(zé)ASIC技術(shù)的研發(fā)。這又是他們的一個(gè)共同特點(diǎn)，這些投身FPGA事業(yè)的人物，幾乎都曾是ASIC行業(yè)的專家。看來他們的確是一群志同道合的人，在若干年前看到FPGA行業(yè)發(fā)展的大好前景，所以聚到一起來了。如果現(xiàn)在讓我歷
關(guān)鍵字： FPGA

DVB-C解交織器的FPGA實(shí)現(xiàn)

卷積交織和解交織原理簡(jiǎn)介在DVB-C系統(tǒng)當(dāng)中，實(shí)際信道中的突發(fā)錯(cuò)誤往往是由脈沖干擾、多徑衰落引起的，在統(tǒng)計(jì)上是相關(guān)的，所以一旦出現(xiàn)不能糾正的錯(cuò)誤時(shí)，這種錯(cuò)誤將連續(xù)存在。因此在DVB-C系統(tǒng)里，采用了卷積交織來解決這種問題。它以一定規(guī)律擾亂源符號(hào)數(shù)據(jù)的時(shí)間順序，使其相關(guān)性減弱，然后將其送入信道，解交織器按相反規(guī)律恢復(fù)出源符號(hào)數(shù)據(jù)。 DVB-C的卷積交織和解交織原理為：交織由I=12(I為交織深度)個(gè)分支構(gòu)成。每個(gè)分支的延時(shí)逐漸遞增，遞增的單元數(shù)M=n/I=204/12=17(M為交織基數(shù))。這里的
關(guān)鍵字： DVB-C FPGA 單片機(jī) 嵌入式系統(tǒng)

Advanced Digital Signal Processing & Noise Reduction

Click Here to Download
關(guān)鍵字： DSP Noise 嵌入式

賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA

通過PCI EXPRESS兼容性測(cè)試 - 賽靈思VIRTEX-5 成為全球首個(gè)通過所有v1.1標(biāo)準(zhǔn)測(cè)試的FPGA 經(jīng)驗(yàn)證的解決方案使用戶可快速采用業(yè)界速度最快的、內(nèi)建低功耗PCI Express 端點(diǎn)模塊和串行收發(fā)器的65nm FPGA 賽靈思公司宣布其Virtex™-5 LXT FPGA通過了最新的PCI Express端點(diǎn) v1.1
關(guān)鍵字： FPGA v1.1標(biāo)準(zhǔn) VIRTEX-5 測(cè)試單片機(jī) 嵌入式系統(tǒng) 賽靈思測(cè)試測(cè)量

基于FPGA的圖像預(yù)處理系統(tǒng)

本文介紹的是利用FPGA并行處理和計(jì)算能力，以Altera FPGA Stratix EP1S40為系統(tǒng)控制的核心實(shí)現(xiàn)的SOPC。
關(guān)鍵字： FPGA 圖像預(yù)處理系統(tǒng)

數(shù)字信號(hào)處理(DSP)應(yīng)用系統(tǒng)中的低功耗設(shè)計(jì)

一、合理選擇DSP器件　　應(yīng)根據(jù)系統(tǒng)要求來選擇合適的DSP器件。在典型的DSP應(yīng)用系統(tǒng)中，通常其核心是由一片或多片DSP構(gòu)成數(shù)據(jù)處理模塊，由于系統(tǒng)運(yùn)算量大且速度要求高，因此DSP內(nèi)部的部件開關(guān)狀態(tài)轉(zhuǎn)換十分頻繁，這使得DSP器件的功耗在應(yīng)用系統(tǒng)的功耗中占有相當(dāng)?shù)谋壤?，所以設(shè)計(jì)人員在進(jìn)行電路低功耗設(shè)計(jì)時(shí)要熟悉DSP及其相關(guān)產(chǎn)品的情況。DSP器件的功耗與該系統(tǒng)的電源電壓有關(guān)，同一系列的產(chǎn)品，其供電電壓也可能不同，如TMS320C2XX系列中供電電壓就有5V和3.3V兩種，在系統(tǒng)功耗是系統(tǒng)設(shè)計(jì)首要目標(biāo)的情況下，應(yīng)
關(guān)鍵字： DSP

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

引言隨著電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理內(nèi)容日益復(fù)雜，同時(shí)，很多情況下要求整個(gè)系統(tǒng)具有低功耗的特點(diǎn)。為滿足這種要求，DSP芯片設(shè)計(jì)技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來看，TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS，即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來看，TMS320VC5502內(nèi)核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。模擬信號(hào)的輸入經(jīng)過50Hz陷波電路(濾除工頻
關(guān)鍵字： ADS7805 CPLD DSP 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)處理

基于DSP的數(shù)字掃描探針顯微鏡的硬件解決方案研究

數(shù)字掃描探針顯微鏡（scanning probe microscope，SPM）是研究納米的重要工具，它利用探針和樣品的不同互相作用來探測(cè)表面或界面在納米尺度上表現(xiàn)出的物理性質(zhì)和化學(xué)性質(zhì)，它的問世對(duì)表面科學(xué)、物理學(xué)、微電子學(xué)、電子材料學(xué)、先進(jìn)材料和納米材料等研究領(lǐng)域技術(shù)重要的意義，與此同時(shí)，數(shù)字信號(hào)處理技術(shù)已經(jīng)發(fā)展得相當(dāng)成熟，DSP技術(shù)也已經(jīng)廣泛地應(yīng)用于通信、測(cè)量、多媒體、消費(fèi)電子產(chǎn)品等領(lǐng)域，由于把DSP和SPM結(jié)合在一起是SPM儀器發(fā)展的必然方向，它能使SPM性能更趨于完善，為此，本文介紹如何用TMS3
關(guān)鍵字： DSP 單片機(jī) 嵌入式系統(tǒng) 數(shù)字掃描顯微鏡

基于DSP的數(shù)字掃描探針顯微鏡的硬件解決方案

筆者給出了一種基于DSP的新型數(shù)字式SPM系統(tǒng)的設(shè)計(jì)方案.
關(guān)鍵字：顯微鏡硬件解決方案探針掃描 DSP 數(shù)字基于

做DSP最應(yīng)該懂得157個(gè)問題(4)

四十五.關(guān)于LF2407A的FLASH燒寫問題的幾點(diǎn)說明TI現(xiàn)在關(guān)于LF24x寫入FLASH的工具最新為c2000flashprogsw_v112。可以支持LF2407、LF2407a、LF2401及相關(guān)的LF240x系列。建議使用此版本。在http://focus.ti.com/docs/tool/toolfolder.jhtml?PartNumber=C24XSOFTWARE上可以下載到這個(gè)工具。我們仿真器自帶的光盤中也有此燒寫程序。在使用這個(gè)工具時(shí)注意：一,先解壓，再執(zhí)行setup.exe。二
關(guān)鍵字： DSP

做DSP最應(yīng)該懂得157個(gè)問題(3)

二十八.如何選擇DSP？選擇DSP可以根據(jù)以下幾方面決定： 1)速度： DSP速度一般用MIPS或FLOPS表示，即百萬次/秒鐘。根據(jù)您對(duì)處理速度的要求選擇適合的器件。一般選擇處理速度不要過高，速度高的DSP，系統(tǒng)實(shí)現(xiàn)也較困難。 2)精度： DSP芯片分為定點(diǎn)、浮點(diǎn)處理器，對(duì)于運(yùn)算精度要求很高的處理，可選擇浮點(diǎn)處理器。定點(diǎn)處理器也可完成浮點(diǎn)運(yùn)算，但精度和速度會(huì)有影響。 3)尋址空間：不同系列DSP程序、數(shù)據(jù)、I/O空間大小不一，與普通MCU不同，DSP在一個(gè)指令周期內(nèi)能完成多個(gè)操作，所以DSP的指令效率
關(guān)鍵字： DSP

做DSP最應(yīng)該懂得157個(gè)問題(2)

c二.DSP的C語言同主機(jī)C語言的主要區(qū)別？1)DSP的C語言是標(biāo)準(zhǔn)的ANSI C，它不包括同外設(shè)聯(lián)系的擴(kuò)展部分，如屏幕繪圖等。但在CCS中，為了方便調(diào)試，可以將數(shù)據(jù)通過prinf命令虛擬輸出到主機(jī)的屏幕上。 2)DSP的C語言的編譯過程為，C編譯為ASM，再由ASM編譯為OBJ。因此C和ASM的對(duì)應(yīng)關(guān)系非常明確，非常便于人工優(yōu)化。 3)DSP的代碼需要絕對(duì)定位；主機(jī)的C的代碼有操作系統(tǒng)定位。 4)DSP的C的效率較高，非常適合于嵌入系統(tǒng)。三.DSP發(fā)展動(dòng)態(tài)1.TMS320C2000 TMS320C2
關(guān)鍵字： DSP

做DSP最應(yīng)該懂得157個(gè)問題(1)

一 DSP系統(tǒng)設(shè)計(jì)100問一、時(shí)鐘和電源問：DSP的電源設(shè)計(jì)和時(shí)鐘設(shè)計(jì)應(yīng)該特別注意哪些方面？外接晶振選用有源的好還是無源的好？答：時(shí)鐘一般使用晶體，電源可用TI的配套電源。外接晶振用無源的好。問：TMS320LF2407的A/D轉(zhuǎn)換精度保證措施。答：參考電源和模擬電源要求干凈。問：系統(tǒng)調(diào)試時(shí)發(fā)現(xiàn)紋波太大，主要是哪方面的問題？答：如果是電源紋波大，加大電容濾波。問：請(qǐng)問我用5V供電的有源晶振為DSP提供時(shí)鐘，是否可以將其用兩個(gè)電阻進(jìn)行分壓后再接到DSP的時(shí)鐘輸入端，這樣做的話，時(shí)鐘工作是否穩(wěn)
關(guān)鍵字： DSP