dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

基于FPGA的模糊控制交通燈控制方案設(shè)計(jì)

針對(duì)目前交叉路口交通控制信號(hào)燈的綠信比固定不變的問(wèn)題，提出一種模糊控制的方案。根據(jù)當(dāng)前相位的車流量和當(dāng)前相位與下一相位車流量之差，實(shí)時(shí)控制相位綠信比，縮減車輛在交叉路口的排隊(duì)長(zhǎng)度。綠信比可在FPGA上模擬實(shí)現(xiàn)，采用EElements ISE Development Kit開發(fā)套件，使用ISE10.1軟件設(shè)計(jì)工具，對(duì)上述控制方案進(jìn)行仿真。
關(guān)鍵字：模糊控制交通燈控制方案 FPGA

基于FPGA的PUSCH信道估計(jì)仿真與實(shí)現(xiàn)

基于最小平方 (LS) 算法，利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計(jì)算法。主要研究了如何利用FPGA實(shí)現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實(shí)現(xiàn)的處理流程、FPGA實(shí)現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺(tái)，完成了仿真、綜合、板級(jí)驗(yàn)證等工作。實(shí)現(xiàn)結(jié)果表明，該信道估計(jì)算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)
關(guān)鍵字： PUSCH 信道估計(jì)仿真 FPGA

一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計(jì)

介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實(shí)現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進(jìn)行調(diào)試，最終的紅外圖像通過(guò)VGA實(shí)時(shí)顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢(shì)，具有擴(kuò)展性好、控制靈活、開發(fā)周期短等特點(diǎn)。
關(guān)鍵字：紅外視頻采集系統(tǒng) ADV7181B FPGA

FPGA設(shè)計(jì)流程及其布線資源解析

電路設(shè)計(jì)與輸入是指通過(guò)某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計(jì)方法有硬件描述語(yǔ)言（HDL）和原理圖設(shè)計(jì)輸入方法等。原理圖設(shè)計(jì)輸入法在早期應(yīng)用得比較廣泛，它根據(jù)設(shè)計(jì)要求，選用器件、繪制原理圖、完成輸入過(guò)程。這種方法的有點(diǎn)是直觀、便于理解、元器件庫(kù)資源豐富。但是在大型設(shè)計(jì)中，這種方法的可維護(hù)性較差，不利于模塊構(gòu)造與重用
關(guān)鍵字：布線資源功能仿真 FPGA

基于FPGA的海量數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

最近幾年，F(xiàn)PGA以其應(yīng)用的靈活方便蓬勃發(fā)展，在通信、航空航天、醫(yī)療設(shè)備、消費(fèi)類電子產(chǎn)品等領(lǐng)域一展身手。使用FPGA控制CF的技術(shù)到目前為止還沒(méi)有成熟，本文從硬件和軟件角度出發(fā)，介紹了FPGA與CF卡的接口設(shè)計(jì)、給出了用雙RAM訪問(wèn)CF卡的編程，并且利用FPGA作為FIFO對(duì)AD采集的數(shù)據(jù)進(jìn)行緩沖，然后存儲(chǔ)到大容量的CF卡中。
關(guān)鍵字：海量數(shù)據(jù)采集 THS4052 MAX4125 FPGA

基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)

提出一種基于FPGA的空間電場(chǎng)信號(hào)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)方案，F(xiàn)PGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個(gè)方向的空間電場(chǎng)信號(hào)經(jīng)過(guò)信號(hào)處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過(guò)同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場(chǎng)儀上，對(duì)其他電場(chǎng)信號(hào)采集與處理系統(tǒng)也有
關(guān)鍵字：空間電場(chǎng) 數(shù)據(jù)采集 FPGA

基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

提出一種基于FPGA 的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號(hào)，對(duì)接收的視頻信號(hào)進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM 存儲(chǔ)器作為幀緩存且通過(guò)時(shí)序控制器進(jìn)行幀率提高，最后通過(guò)VGA 控制模塊對(duì)圖像信號(hào)進(jìn)行像素放大并在VGA 顯示器上實(shí)時(shí)顯示。整個(gè)設(shè)計(jì)使用Verilog HDL 語(yǔ)言實(shí)現(xiàn)，
關(guān)鍵字：實(shí)時(shí)視頻信號(hào)處理 CCD圖像傳感器 FPGA YCbCr

基于FPGA的多通道頻率檢測(cè)

多通道頻率檢測(cè)是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測(cè)量方案,該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾,并在復(fù)雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達(dá)信號(hào)的能力。文中給出了基于FPGA來(lái)實(shí)現(xiàn)多信道頻率測(cè)量的具體方案。該方案能夠充分發(fā)揮FP-GA硬件資源豐富的特點(diǎn),并且易于實(shí)現(xiàn)并行處理,可大幅度提高系統(tǒng)的處理速度。
關(guān)鍵字：多信道頻率檢測(cè) 頻率截獲 FPGA

實(shí)時(shí)圖像小波無(wú)損壓縮系統(tǒng)的FPGA實(shí)現(xiàn)

將Altera 公司的DE2 多媒體開發(fā)平臺(tái)與Terasic 公司的D5M 數(shù)碼相機(jī)開發(fā)套件相結(jié)合，設(shè)計(jì)了一套基于小波無(wú)損壓縮的實(shí)時(shí)圖像處理系統(tǒng)。系統(tǒng)采用便于可編程邏輯器件靈活實(shí)現(xiàn)的二維整數(shù)5 /3 提升小波變換實(shí)現(xiàn)壓縮。為保證圖像的無(wú)損壓縮，對(duì)邊界數(shù)據(jù)進(jìn)行對(duì)稱周期延拓處理。并針對(duì)實(shí)時(shí)處理過(guò)程中的大容量數(shù)據(jù)流的存儲(chǔ)問(wèn)題，應(yīng)用片外存儲(chǔ)資源保存采集和處理過(guò)程中的圖像數(shù)據(jù)，有效地降低了片上存儲(chǔ)資源的消耗。測(cè)試結(jié)果表明: 系統(tǒng)滿足實(shí)時(shí)圖像采集、預(yù)處理及無(wú)損壓縮的要求。
關(guān)鍵字：圖像處理無(wú)損壓縮 FPGA

獨(dú)立分量分析中NLPCA-RLS算法IP核的設(shè)計(jì)

為解決實(shí)時(shí)性盲信號(hào)分離的問(wèn)題,基于獨(dú)立分量分析的模型,設(shè)計(jì)出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對(duì)算法中用到的乘法器、查找表、狀態(tài)機(jī)等進(jìn)行建模,通過(guò)Quartus II綜合后在Altera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗(yàn)分別采用人工生成的周期信號(hào)和真實(shí)的語(yǔ)音信號(hào)進(jìn)行驗(yàn)證。實(shí)驗(yàn)結(jié)果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號(hào)的分離,具有很強(qiáng)的實(shí)用性。
關(guān)鍵字： DSPBuilder IP核 FPGA

基于FPGA的鍵盤輸入累計(jì)存儲(chǔ)IP核的設(shè)計(jì)與驗(yàn)證

基于FPGA設(shè)計(jì)了一款通用鍵盤IP核,該核主要實(shí)現(xiàn)對(duì)鍵盤輸入信號(hào)的計(jì)算與存儲(chǔ)功能,并在quartusⅡ環(huán)境下使用VHDL語(yǔ)言,采用自頂向下設(shè)計(jì)方式,編輯生成RTL原理圖,并做了相關(guān)的時(shí)序仿真驗(yàn)證。經(jīng)驗(yàn)證此IP核具有較強(qiáng)的魯棒性和較高的反應(yīng)速度,可作為基礎(chǔ)輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
關(guān)鍵字：鍵盤IP核 VHDL FPGA

大規(guī)模FPGA設(shè)計(jì)中的C/C++解決方案

systemC和Handle-C，它們相應(yīng)的開發(fā)系統(tǒng)為：CoCentric System Stadio和Celoxica DK1。這兩種語(yǔ)言都是在C/C＋＋的基礎(chǔ)上根據(jù)硬件設(shè)計(jì)的需求加以改進(jìn)和擴(kuò)充，用戶可以在它們的開發(fā)環(huán)境編輯代碼，調(diào)用庫(kù)文件，甚至可以引進(jìn)HDL程序，并進(jìn)行仿真，最終生成網(wǎng)表文件，放到FPGA中執(zhí)行。
關(guān)鍵字： EDA技術(shù) C語(yǔ)言 FPGA

基于FPGA的紅外成像導(dǎo)引頭信號(hào)調(diào)理卡設(shè)計(jì)

紅外成像導(dǎo)引頭采用紅外焦平面陣列探測(cè)器，易受太陽(yáng)光等雜散光的影響，評(píng)估雜散光對(duì)紅外探測(cè)器成像質(zhì)量的影響十分重要。由于導(dǎo)引頭輸出的信號(hào)一般采用LVDS或HOTLink格式傳輸，不能被雜散光測(cè)試設(shè)備直接接收，設(shè)計(jì)了一種圖像調(diào)理卡，采用FPGA為控制核心，將紅外探測(cè)器輸出的圖像信號(hào)進(jìn)行格式轉(zhuǎn)換和調(diào)理后傳輸至雜散光測(cè)試設(shè)備。
關(guān)鍵字：導(dǎo)引頭 LVDS FPGA

一種混合結(jié)構(gòu)高速LDPC編碼器的FPGA實(shí)現(xiàn)

分析了準(zhǔn)循環(huán)低密度奇偶校驗(yàn)碼生成矩陣的結(jié)構(gòu)特點(diǎn),討論了硬件可實(shí)現(xiàn)的三種常見(jiàn)編碼器結(jié)構(gòu),提出了一種混合結(jié)構(gòu)的FPGA實(shí)現(xiàn)方法。通過(guò)利用循環(huán)矩陣的結(jié)構(gòu)特性,增加少量硬件開銷,就可以實(shí)現(xiàn)編碼器高速編碼,滿足高速通信需求,吞吐量達(dá)1.36Gb/s。
關(guān)鍵字：奇偶校驗(yàn)碼循環(huán)矩陣 FPGA

SRAM型FPGA單粒子效應(yīng)試驗(yàn)研究

針對(duì)軍品級(jí)SRAM型FPGA的單粒子效應(yīng)特性,文中采用重離子加速設(shè)備,對(duì)Xilinx公司Virtex-II系列可重復(fù)編程FPGA中一百萬(wàn)門的XQ2V1000進(jìn)行輻射試驗(yàn)。試驗(yàn)中,被測(cè)FPGA單粒子翻轉(zhuǎn)采用了靜態(tài)與動(dòng)態(tài)兩種測(cè)試方式。并且通過(guò)單粒子功能中斷的測(cè)試,研究了基于重配置的單粒子效應(yīng)減緩方法。試驗(yàn)發(fā)現(xiàn)被測(cè)FPGA對(duì)單粒子翻轉(zhuǎn)與功能中斷都較為敏感,但是在注入粒子LET值達(dá)到42MeV.cm2/mg時(shí)仍然對(duì)單粒子鎖定免疫。
關(guān)鍵字：單粒子效應(yīng) 重離子加速設(shè)備 FPGA