flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

基于FPGA的高頻率ADC的實(shí)現(xiàn)

數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來(lái)實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡(jiǎn)單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA ADC 高頻

芯片廠(chǎng)商賽靈思描畫(huà)后摩爾時(shí)代FPGA將向何處去

　　“未來(lái)賽靈思將不僅僅是一家FPGA的芯片廠(chǎng)商，而是向成為Smarter System All Programmable方案提供商轉(zhuǎn)型，我們將為客戶(hù)提供交鑰匙的解決方案。”提到賽靈思的未來(lái)，其亞太區(qū)銷(xiāo)售與市場(chǎng)副總裁楊飛如是說(shuō)。　　賽靈思的這一藍(lán)圖在去年已經(jīng)初露端倪，而就在最近他們走出了面向具體應(yīng)用的第一步，即面向FPGA的優(yōu)勢(shì)領(lǐng)域--通信網(wǎng)絡(luò)應(yīng)用推出了一系列的基于7系列FPGA以及SoC FPGA產(chǎn)品的解決方案。　　追根溯源　　筆者在這里想帶大家一起回溯一下賽靈思的這
關(guān)鍵字：賽靈思 FPGA

京微雅格參加慕尼黑電子展國(guó)產(chǎn)FPGA初露鋒芒

　　上周，京微雅格(北京)科技有限公司參加了在上海舉辦的慕尼黑電子展 (electronica Shanghai) 展會(huì)，現(xiàn)場(chǎng)展示了基于M1(衡山)和M5(金山)芯片的眾多系統(tǒng)應(yīng)用解決方案，包括多媒體人機(jī)交互界面、面向工業(yè)電子的控制應(yīng)用，面向醫(yī)療電子的應(yīng)用和面向安防監(jiān)控的寬動(dòng)態(tài)視頻補(bǔ)償應(yīng)用等，獲得現(xiàn)場(chǎng)觀眾的極大關(guān)注和一致好評(píng)，紛紛為終于有了自己的國(guó)產(chǎn)FPGA而歡欣鼓舞。
關(guān)鍵字：京微雅格 FPGA M5

基于嵌入式Linux和FPGA的千兆網(wǎng)數(shù)據(jù)傳輸?shù)膶?shí)現(xiàn)

引言中國(guó)散裂中子源實(shí)驗(yàn)的簡(jiǎn)圖如圖1所示，其原理是把中子束打在被測(cè)樣品(例如新藥品或機(jī)翼材料)上，探測(cè)被反射的中子位置就能計(jì)算出樣品的內(nèi)部結(jié)構(gòu)圖像，其特點(diǎn)如下： A/D采集通道多，每個(gè)通道的數(shù)據(jù)帶寬高，且需要把
關(guān)鍵字： Linux FPGA 嵌入式千兆網(wǎng)

Achronix 22nm FPGA闖入,會(huì)攪動(dòng)FPGA業(yè)嗎?

就在不久前Xilinx和Altera兩大戰(zhàn)車(chē)競(jìng)相宣布要推出20nm FPGA時(shí)，2月底，已聲稱(chēng)要做22nm FPGA兩年的Achronix公司，正式宣布推出22納米3D Tri-Gate晶體管的FPGA樣片，其Speedster 22i系列HD1000型號(hào)的樣片已發(fā)運(yùn)給客戶(hù)，總裁兼CEO Robert Blake稱(chēng)，預(yù)計(jì)今年2季度底或3季度初將量產(chǎn)，并自己估計(jì)在工藝方面領(lǐng)先競(jìng)爭(zhēng)對(duì)手兩年。
關(guān)鍵字： Achronix 英特爾 FPGA 201303

設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。在
關(guān)鍵字： FPGA 系統(tǒng)

構(gòu)建基于PXI電子液壓制動(dòng)系統(tǒng)EHB駕駛員在回路混合仿真實(shí)驗(yàn)平臺(tái)

研發(fā)EHB控制器的關(guān)鍵點(diǎn)在于通過(guò)大量測(cè)試實(shí)驗(yàn)掌握?qǐng)?zhí)行元件的工作性能，在模擬環(huán)境下有效地進(jìn)行參數(shù)仿真、軟件仿真，減少實(shí)際路面測(cè)試帶來(lái)的困難，并開(kāi)發(fā)基于虛擬現(xiàn)實(shí)技術(shù)的混合仿真平臺(tái)，在不同虛擬環(huán)境下由駕駛員產(chǎn)生的的實(shí)際操縱動(dòng)作對(duì)EHB快速原型的控制器進(jìn)行功能驗(yàn)證和逼真的產(chǎn)品性能演示。
關(guān)鍵字： LabVIEW EHB FPGA PWM

萊迪思宣布推出針對(duì)微型系統(tǒng)的世界上最小的FPGA

萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布推出iCE40 LP384 FPGA，超低密度FPGA擴(kuò)展的iCE40系列的最小器件。能夠使設(shè)計(jì)人員快速地添加新的功能，使成本敏感、空間受限、低功耗的產(chǎn)品差異化，新的小尺寸FPGA對(duì)許多應(yīng)用是理想的選擇，諸如便攜式醫(yī)療監(jiān)護(hù)儀、智能手機(jī)、數(shù)碼相機(jī)、電子書(shū)閱讀器和緊湊的嵌入式系統(tǒng)。
關(guān)鍵字：萊迪思 FPGA iCE40

基于FPGA的通信系統(tǒng)同步提取的實(shí)現(xiàn)

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場(chǎng)可編程
關(guān)鍵字： FPGA 通信系統(tǒng)

基于FPGA的應(yīng)力應(yīng)變信號(hào)監(jiān)測(cè)系統(tǒng)的研究設(shè)計(jì)

文中介紹了一種基于FPGA的多通道應(yīng)力應(yīng)變信號(hào)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)方案，該系統(tǒng)的研究為一些大型建筑結(jié)構(gòu)由于年代久遠(yuǎn)而需要維護(hù)、維修提供客觀依據(jù)，主要闡述了前端信號(hào)采集電路硬件以及FPGA上各個(gè)控制模塊的設(shè)計(jì)，系統(tǒng)可以通過(guò)NiosⅡ軟核修改FPGA中的各項(xiàng)采樣參數(shù)，如采樣率、采樣通道數(shù)、起始通道等，來(lái)實(shí)現(xiàn)對(duì)不同對(duì)象的應(yīng)變情況進(jìn)行實(shí)時(shí)監(jiān)測(cè)，模擬實(shí)驗(yàn)表明系統(tǒng)運(yùn)行穩(wěn)定可靠，采集精度高，具有很高的實(shí)用價(jià)值。
關(guān)鍵字： FPGA 應(yīng)力信號(hào)監(jiān)測(cè)系統(tǒng)

基于時(shí)鐘頻率調(diào)整的時(shí)間同步的FPGA實(shí)現(xiàn)及應(yīng)用

網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì)，隨著高速加工技術(shù)的發(fā)展，對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械，運(yùn)行速度為1 500～1 800m/min，同步運(yùn)行的電機(jī)之間1mu;s的時(shí)間同步誤差將造成30 mu;
關(guān)鍵字： FPGA 時(shí)鐘頻率時(shí)間同步

基于FPGA的模擬視頻轉(zhuǎn)SDI的轉(zhuǎn)換器設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了將現(xiàn)有模擬視頻系統(tǒng)接入到數(shù)字串行視頻系統(tǒng)，需要將模擬視頻轉(zhuǎn)換成SDI信號(hào)。采用SAA7113先將模擬視頻數(shù)字化，用Altera公司的CYCLONE III系列FPGA完成SDI信號(hào)的擾碼、編碼等功能，接口芯片采用國(guó)家半導(dǎo)體公司的LMH0001，使用Tektronix VFM 7120進(jìn)行測(cè)試，信號(hào)指標(biāo)符合SMPTE259M標(biāo)準(zhǔn)。
關(guān)鍵字： FPGA SDI LMH0001 201303

時(shí)分復(fù)分技術(shù)的FPGA實(shí)現(xiàn)

摘要：用FPGA芯片來(lái)實(shí)現(xiàn)時(shí)分復(fù)分接技術(shù)，設(shè)計(jì)復(fù)用電路和分接電路。發(fā)送端完成復(fù)用電路。在發(fā)送端將一路1024K數(shù)據(jù)、一路512K數(shù)據(jù)、7路64K數(shù)據(jù)通過(guò)時(shí)分復(fù)用，合成一路2048K數(shù)據(jù)，傳輸出去。接收端完成分接電路。
關(guān)鍵字： PCM FPGA 201303

使用Zynq-7000 All Programmable SoC實(shí)現(xiàn)圖像傳感器色彩校正

摘要：我們?cè)诒疚慕榻B的算法闡述了如何使用運(yùn)行在嵌入式處理器(諸如Zynq處理平臺(tái)采用的ARM9核)上的軟件，控制執(zhí)行像素級(jí)色彩校正的定制圖像和視頻處理算法。
關(guān)鍵字：賽靈思嵌入式 Zynq FPGA 201303

一種基于FPGA的三電平原理及實(shí)現(xiàn)方式

針對(duì)兩電平DSP2407控制板在三電平逆變器控制中資源不足的問(wèn)題，在不改變?cè)谐墒焖惴ê陀布幕A(chǔ)上，提出一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的三電平實(shí)現(xiàn)方法。采用FPGA構(gòu)造了三電平脈寬調(diào)制(PWM)IP核，包含三電平調(diào)制策略、驅(qū)動(dòng)脈沖分配和保護(hù)、死區(qū)補(bǔ)償、零序電壓注入、中點(diǎn)電壓平衡控制及阻尼振蕩抑制算法等功能，并解決了DSP與FPGA的同步問(wèn)題。基于FPGA和DSP構(gòu)建一個(gè)三電平逆變器硬件平臺(tái)，在一臺(tái)30 kW三相異步電機(jī)上完成了相關(guān)實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果驗(yàn)證了該方法的可行性和正確性，為兩電平調(diào)速算法拓展到三
關(guān)鍵字： FPGA 三電平方式原理