flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

Altera Cyclone V SoC FPGA：深耕工業(yè)應(yīng)用

　　隨著應(yīng)用環(huán)境的復(fù)雜度提升，在工業(yè)垂直細(xì)分領(lǐng)域，新技術(shù)的引入以及對(duì)人身安全有更高標(biāo)準(zhǔn)，使得設(shè)備廠商對(duì)制造商在產(chǎn)品定制化、面市周期以及總體成本方面提出更高需求，這些因素推動(dòng)制造商提供更高性能、更突顯功能安全以及更具成本優(yōu)勢(shì)的方案。因應(yīng)這些復(fù)雜需求，F(xiàn)PGA方案開(kāi)始逐漸進(jìn)入傳統(tǒng)MCU和DSP占主要份額的領(lǐng)域。　　Altera亞太區(qū)工業(yè)市場(chǎng)開(kāi)發(fā)經(jīng)理江允貴介紹：“現(xiàn)在的制造商面臨諸多挑戰(zhàn)，需要專(zhuān)業(yè)應(yīng)用軟件和IP及靈活、成熟可靠的解決方案來(lái)幫助他們提升市場(chǎng)競(jìng)爭(zhēng)力。與其它方案相比，F(xiàn)PGA能提供高性
關(guān)鍵字： Altera FPGA CycloneV

首先是將頻率分頻，產(chǎn)生1HZ頻率，程序如下：-------------------------------------------------------------------
-- 說(shuō)明: 分頻模塊，將標(biāo)準(zhǔn)輸入頻率分頻為1HZ
-- 文件: fenpin.vhd
-- 作者:
-- 日期: 2012/0
關(guān)鍵字： FPGA 賽靈思頻率計(jì)設(shè)

引言數(shù)據(jù)采集技術(shù)是一種流行且實(shí)用的電子技術(shù)。它廣泛應(yīng)用于信號(hào)檢測(cè)、信號(hào)處理、儀器儀表等領(lǐng)域。近年來(lái),隨著數(shù)字化技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)也呈現(xiàn)出速度更高、通道更多、數(shù)據(jù)量更大的發(fā)展趨勢(shì)。本設(shè)計(jì)中數(shù)據(jù)采
關(guān)鍵字： 2207 FPGA ARM LTC

　　日前，F(xiàn)PGA兩大廠商賽靈思及Altera先后公布了公司最新季度報(bào)告，　　賽靈思2013年1月17日宣布公司2013年三季度銷(xiāo)售額為5.098億美元，環(huán)比下降6%，同比無(wú)變化，凈利潤(rùn)為1.036億美元。　　Altera則在2013年1月23日發(fā)布了公司2012年四季度財(cái)報(bào)，財(cái)報(bào)顯示公司該季度銷(xiāo)售額為4.394億美元，同比下降4%，環(huán)比下降11%，凈利潤(rùn)為1.208億美元。　　盡管兩家公司都出現(xiàn)了利潤(rùn)下滑的現(xiàn)象，但對(duì)于未來(lái)信心滿滿。　　“隨著Kintex-7及Vietex-6
關(guān)鍵字：賽靈思 FPGA

　　2013年1月22日，Altera 公司 (Nasdaq: ALTR) 在北京演示目前業(yè)界最全面的28-nm FPGA 器件系列產(chǎn)品所提供的靈活性與性能，其中包括 Stratix® V, Arria® V , Cyclone® V, SoC FPGAs，以及 OpenCL 演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn) Altera 28-nm FPGA 產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗，為客戶提供差異化的解決方案。　　Alt
關(guān)鍵字： Altera 28nm FPGA OpenCL SoC

基于DSP和FPGA構(gòu)成多普勒測(cè)量系統(tǒng),隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。在許多情況下，同一應(yīng)用中同時(shí)使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。本文說(shuō)明如何將FPGA和與固定
關(guān)鍵字：測(cè)量系統(tǒng) 多普勒構(gòu)成 DSP FPGA 基于

摘要：為實(shí)現(xiàn)對(duì)雙M—Z型光纖微振動(dòng)傳感器的振動(dòng)信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實(shí)時(shí)處理系統(tǒng)。通過(guò)描述系統(tǒng)的硬件設(shè)計(jì)原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計(jì)和實(shí)
關(guān)鍵字： FPGA DSP 振動(dòng)傳感器信號(hào)采集

NAND Flash內(nèi)存設(shè)備的讀寫(xiě)控制設(shè)計(jì),引言

　　NOR Flash和NAND Flash是現(xiàn)在市場(chǎng)上兩種主要的非易失閃存技術(shù)。Flash因?yàn)榫哂蟹且资约翱刹脸裕跀?shù)碼相機(jī)、手機(jī)、個(gè)人數(shù)字助理( PDA)、掌上電腦、MP3播放器等手持設(shè)備中得到廣泛的應(yīng)用。NAND Flash
關(guān)鍵字：控制設(shè)計(jì) 讀寫(xiě) 設(shè)備 Flash 內(nèi)存 NAND

基于SRAM的FPGA由于其可編程、可升級(jí)的特性，被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性，每次上電后都需要重新對(duì)FPGA進(jìn)行加載。隨著通信系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA配置文件越來(lái)越大，加載時(shí)間越來(lái)越長(zhǎng)，嚴(yán)重影響系統(tǒng)的啟動(dòng)時(shí)同。為了提高FPGA的加載效率，在此提出一種通過(guò)CPLD進(jìn)行FPGA串行加載的方案。通過(guò)驗(yàn)證，該方法既能能提高FPGA加載效率，又能節(jié)省CPU和FPGA的GIPO管腳，降低系統(tǒng)啟動(dòng)時(shí)間，非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
關(guān)鍵字： CPLD FPGA

面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計(jì),摘要：在此設(shè)計(jì)出一種基于DSP+FPGA技術(shù)的面向異步視頻的嵌入式圖像處理系統(tǒng)，以一種靈活的架構(gòu)避免了幀間不同步方法對(duì)雙口RAM顯存的需求，既能夠保證圖像輸出質(zhì)量，又有利于提升圖像處理的性能指標(biāo)。系統(tǒng)以FPGA為核心
關(guān)鍵字：異步視頻圖像處理嵌入式系統(tǒng) FPGA 幀存切換

基于SoPC的狀態(tài)監(jiān)測(cè)裝置的嵌入式軟硬件協(xié)同設(shè)計(jì),摘要：首先介紹了軟硬件協(xié)同設(shè)計(jì)方法的發(fā)展過(guò)程和狀態(tài)監(jiān)測(cè)裝置開(kāi)發(fā)的背景資料，然后利用該方法設(shè)計(jì)了一款新型的高性能狀態(tài)監(jiān)測(cè)裝置，并分別從硬件和軟件2個(gè)角度對(duì)設(shè)計(jì)方法進(jìn)行了深入說(shuō)明。該裝置已成功集成于水電機(jī)組
關(guān)鍵字：軟硬件協(xié)同 SoPC 狀態(tài)監(jiān)測(cè) Linux FPGA PLC

引言

　　SRAM有高速和不用刷新等優(yōu)點(diǎn)，被廣泛用于高性能的計(jì)算機(jī)系統(tǒng)。由于半導(dǎo)體工藝技術(shù)的提高以及存儲(chǔ)系統(tǒng)多方面的需要，存儲(chǔ)器件日益向高速、高集成方向發(fā)展，在使系統(tǒng)功能強(qiáng)大的同時(shí)，也增加了系統(tǒng)的復(fù)雜性
關(guān)鍵字： FPGA SRAM 自測(cè)試