<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          一種自適應(yīng)紅外圖像增強(qiáng)處理的FPGA實(shí)現(xiàn)

          • 紅外成像技術(shù)是當(dāng)今科技發(fā)展的熱點(diǎn),具有廣泛的應(yīng)用。但是由于受紅外探測(cè)器件的影響,紅外成像儀的成像效果還不夠理想,主要表現(xiàn)為圖像中的目標(biāo)與背景區(qū)分不明顯、對(duì)比度低、噪聲大、信噪比低等缺點(diǎn),因而紅外圖像處理首要解決的問(wèn)題是圖像增強(qiáng)。要實(shí)現(xiàn)圖像的增強(qiáng)處理,主要有兩個(gè)途徑:一是改善探測(cè)器性能,一是在紅外圖像系統(tǒng)電子部分加入實(shí)時(shí)圖像處理功能。
          • 關(guān)鍵字: 紅外圖像  FPGA  平臺(tái)閾值  

          基于DSP+FPGA的紅外移動(dòng)目標(biāo)識(shí)別跟蹤系統(tǒng)設(shè)計(jì)

          • 與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢(shì),而且在大批量應(yīng)用時(shí),可降低成本?,F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來(lái)的,它克服了專用ASIC不夠靈活的缺點(diǎn)。
          • 關(guān)鍵字: FPGA  DSP  紅外  移動(dòng)    

          基于NI CompactRIO混合動(dòng)力轎車整車標(biāo)定系統(tǒng)的開(kāi)發(fā)

          • 針對(duì)混合動(dòng)力汽車的特性,開(kāi)發(fā)了基于NI CompactRIO的混合動(dòng)力汽車整車標(biāo)定系統(tǒng),在臺(tái)架及整車調(diào)試階段,可以利用該系統(tǒng)對(duì)整車控制器內(nèi)部的標(biāo)定參數(shù)變量進(jìn)行在線修改,以達(dá)到優(yōu)化整車各項(xiàng)性能的目的。
          • 關(guān)鍵字: NI  VCU  FPGA  CAN  

          FPGA程序遠(yuǎn)程在線更新設(shè)計(jì)

          • 1 概述現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn),在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核,并且軟核處理器具有
          • 關(guān)鍵字: FPGA  程序  遠(yuǎn)程    

          暗光視頻采集成監(jiān)控?zé)狳c(diǎn)

          • 2012年12月初的中國(guó)國(guó)際公共安全博覽會(huì) (CPSE) 上,多家半導(dǎo)體公司展示了最新產(chǎn)品,其中的一個(gè)亮點(diǎn)是光線條件差時(shí)的視頻采集方案。
          • 關(guān)鍵字: Lattice  FPGA  201301  

          基于Xilinx Zynq的解決方案展示

          • Zynq-7000系列器件將處理器的軟件可編程能力與 FPGA 的硬件可編程能力實(shí)現(xiàn)完美結(jié)合,以低功耗和低成本等系統(tǒng)優(yōu)勢(shì)實(shí)現(xiàn)無(wú)以倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性,同時(shí)可以加速產(chǎn)品上市進(jìn)程。
          • 關(guān)鍵字: Xilinx  Zynq-7000  FPGA   201301  

          異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:異構(gòu)雙核SoC采用SPARC V8處理器加專用DSP的架構(gòu),根據(jù)其應(yīng)用特點(diǎn),設(shè)計(jì)了SPARC V8處理器與專用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì),以及SoC的整體功能驗(yàn)證。
          • 關(guān)鍵字: SoC  DSP  FPGA  201301  

          美高森美推出SmartFusion2 SoC FPGA入門(mén)者工具套件

          • 致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation,紐約納斯達(dá)克交易所代號(hào):MSCC),宣布提供SmartFusion?2入門(mén)者工具套件,為設(shè)計(jì)人員提供用于其SmartFusion2系統(tǒng)級(jí)芯片(SoC)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的基礎(chǔ)原型構(gòu)建平臺(tái)。
          • 關(guān)鍵字: 美高森美  FPGA  SmartFusion2  USB  

          基于分塊管理和狀態(tài)轉(zhuǎn)換的嵌入式Flash管理

          • 1 引言嵌入式系統(tǒng)中通常都需要存放一些非易失性數(shù)據(jù), 并且數(shù)據(jù)量的大小和數(shù)據(jù)類型根據(jù)不同的系統(tǒng)需求差異很大。因此選取合適的存儲(chǔ)器是完成數(shù)據(jù)存儲(chǔ)系統(tǒng)的第一步, 更重要的是使存儲(chǔ)系統(tǒng)長(zhǎng)期穩(wěn)定、高效的工作, 這就必
          • 關(guān)鍵字: 管理  嵌入式  Flash  轉(zhuǎn)換  狀態(tài)  分塊  基于  

          10G以太網(wǎng)光接口的FPGA實(shí)現(xiàn)

          • 1 概述隨著人們對(duì)通信信息的充裕性、及時(shí)性和便捷性的要求越來(lái)越高,能夠隨時(shí)隨地、方便而及時(shí)地獲取所需信息,變得越來(lái)越重要。2002年,IEEE通過(guò)了10 Gb/s速率的以太網(wǎng)標(biāo)準(zhǔn)——IEEE 802.3ae[1]。10G以太網(wǎng)
          • 關(guān)鍵字: FPGA  10G  以太網(wǎng)光接口    

          基于FPGA的雙緩沖模式PCI Express總線設(shè)計(jì)方案

          • 引言  近年來(lái)軟件無(wú)線電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號(hào)處理,這要求軟件無(wú)線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸
          • 關(guān)鍵字: Express  FPGA  PCI  模式    

          Altera向JDSU發(fā)售Stratix V GT FPGA

          • Altera公司 (Nasdaq: ALTR)日前宣布,向JDSU發(fā)售Stratix? V GT FPGA,以支持其下一代光網(wǎng)絡(luò)測(cè)試儀(ONT)解決方案的量產(chǎn)。JDSU是通信行業(yè)光產(chǎn)品以及測(cè)試測(cè)量解決方案的領(lǐng)先供應(yīng)商,在其ONT-600系列中采用了Altera的高端28 nm FPGA,以實(shí)現(xiàn)第一個(gè)面向CFP2 100G光傳送網(wǎng)(OTN)環(huán)境的測(cè)試解決方案。
          • 關(guān)鍵字: Altera  FPGA  Stratix   

          在FPGA上建立MATLAB和Simulink算法原型

          • 芯片設(shè)計(jì)和驗(yàn)證工程師通常要為在硅片上實(shí)現(xiàn)的每一行RTL代碼寫(xiě)出多達(dá)10行測(cè)試平臺(tái)代碼。驗(yàn)證任務(wù)在設(shè)計(jì)周期內(nèi)可能會(huì)占用50%或更多的時(shí)間。盡管如此辛苦,仍有接近60%的芯片存在功能瑕疵,需要返工。由于HDL仿真不足以
          • 關(guān)鍵字: Simulink  MATLAB  FPGA  算法    

          Xilinx 20nm產(chǎn)品細(xì)節(jié)揭秘 搶占20nm FPGA制高點(diǎn)

          •   前不久,賽靈思(Xilinx)發(fā)表其20 nm產(chǎn)品路線圖,在之前的28nm產(chǎn)品上,Xilinx聲稱他們領(lǐng)先競(jìng)爭(zhēng)對(duì)手一代,落實(shí)了All Programmable器件戰(zhàn)略(FPGA、SoC和3D IC),推出了Vivado設(shè)計(jì)環(huán)境和開(kāi)發(fā)套件,結(jié)合其豐富的IP資源,為市場(chǎng)提供了高性能、低功耗和有利于減少系統(tǒng)/BOM成本的產(chǎn)品。賽靈思公司全球高級(jí)副總裁,亞太區(qū)執(zhí)行總裁湯立人表示,Xilinx在20nm產(chǎn)品的表現(xiàn)上還將保持領(lǐng)先一代的優(yōu)勢(shì),下一代FPGA及第二代SoC和3D IC將與Vivado設(shè)計(jì)套件&ldqu
          • 關(guān)鍵字: Xilinx  FPGA  20nm   

          Altera演示業(yè)界最全面28nm FPGA產(chǎn)品及強(qiáng)大解決方案

          •   近日,Altera公司在北京演示目前業(yè)界最全面的28-nmFPGA器件系列產(chǎn)品所提供的靈活性與性能,繼續(xù)引領(lǐng)28-nmFPGA技術(shù)。其中包括Stratix V,Arria V,Cyclone V,SoC FPGA,以及OpenCL演示。來(lái)自中國(guó)最主要行業(yè)媒體現(xiàn)場(chǎng)體驗(yàn)Altera 28-nmFPGA產(chǎn)品系列如何幫助設(shè)計(jì)師實(shí)現(xiàn)更低成本、更高效能、更低能耗,為客戶提供差異化的解決方案。   Altera通過(guò)以下演示,繼續(xù)引領(lǐng)28-nmFPGA技術(shù):   ?Stratix V GT收發(fā)器信號(hào)完整
          • 關(guān)鍵字: Altera  FPGA  28nm  
          共6827條 204/456 |‹ « 202 203 204 205 206 207 208 209 210 211 » ›|

          flash fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();