flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

IIR數(shù)字濾波器的Matlab和FPGA實(shí)現(xiàn)

摘要：提出一種通過兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成四階IIR數(shù)字橢圓濾波器的設(shè)計(jì)方法，并利用Matlab仿真軟件設(shè)計(jì)了通帶內(nèi)波紋不大于0．1 dB，阻帶衰減不小于42 dB的IIR數(shù)字濾波器。論述了一種采用可編程邏輯器件，通過VHDL硬件描
關(guān)鍵字： Matlab FPGA IIR 數(shù)字濾波器

FPGA時(shí)鐘設(shè)計(jì)

摘要：在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。
關(guān)鍵字： FPGA 時(shí)鐘設(shè)計(jì)

基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　1 引言　　在雷達(dá)及聲納信號(hào)處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對(duì)于實(shí)時(shí)性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測和
關(guān)鍵字： FPGA 自適應(yīng)波束算法

基于FPGA的實(shí)時(shí)中值濾波器硬件實(shí)現(xiàn)

針對(duì)高清圖像在中值濾波預(yù)處理過程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲(chǔ)方法。在流水線結(jié)構(gòu)下，1個(gè)時(shí)鐘周期可以并行處理32個(gè)3×3鄰域的中值濾波運(yùn)算，實(shí)現(xiàn)了高速、實(shí)時(shí)的1 920×1 080灰度圖像中值濾波器。
關(guān)鍵字： FPGA 中值濾波硬件實(shí)現(xiàn)

基于FPGA的多路數(shù)字信號(hào)復(fù)分接器的設(shè)計(jì)

在現(xiàn)代數(shù)字通信中，對(duì)數(shù)據(jù)傳輸容量和傳輸效率的要求越來越高，因此經(jīng)常依據(jù)時(shí)分復(fù)用[1]的原理通過數(shù)字復(fù)接與分...
關(guān)鍵字：數(shù)字復(fù)接技術(shù) FPGA 時(shí)分復(fù)用

萊迪思宣布首個(gè)符合PCI Express 2.0規(guī)范的低成本FPGA

　　萊迪思半導(dǎo)體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
關(guān)鍵字：萊迪思 FPGA

賽靈思榮膺“2011中國經(jīng)濟(jì)-最佳推動(dòng)力企業(yè)”獎(jiǎng)

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布榮膺中國經(jīng)濟(jì)CEO論壇“2011中國經(jīng)濟(jì)-最佳推動(dòng)力企業(yè)”獎(jiǎng)。賽靈思公司全球高級(jí)副總裁、亞太地區(qū)執(zhí)行總裁湯立人（Vincent Tong）和亞太地區(qū)銷售與市場副總裁楊飛先生，出席了由東方企業(yè)家、經(jīng)理人雜志、新民周刊、金融界、北京電視臺(tái)、香港科技大學(xué)商學(xué)院、中國企業(yè)國際發(fā)展協(xié)會(huì)聯(lián)合在北京發(fā)起主辦的 “中國經(jīng)濟(jì)CEO論壇暨中國經(jīng)濟(jì)成就獎(jiǎng)評(píng)選頒獎(jiǎng)盛典”。商務(wù)部國際貿(mào)易經(jīng)濟(jì)合作研究院研究員白明代表中國經(jīng)濟(jì)CEO 論壇
關(guān)鍵字：賽靈思 FPGA

萊迪思宣布首個(gè)符合PCI Express 2.0規(guī)范的FPGA

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對(duì)最近PCI – SIG研討會(huì)上涉及的1-通道和 4-通道配置，LatticeECP3 FPGA和其PCI Express（PCIe）IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試，確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。
關(guān)鍵字：萊迪思半導(dǎo)體 FPGA

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì)

一種基于FPGA控制全彩大屏幕顯示的設(shè)計(jì),隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來有LED、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅
關(guān)鍵字：顯示設(shè)計(jì) 大屏幕全彩 FPGA 控制基于

FPGA器件的在線配置方法

FPGA器件的在線配置方法,摘要：介紹基于SRAM LUT結(jié)構(gòu)的FPGA器件的上電配置方式；著重介紹采用計(jì)算機(jī)串口下載配置數(shù)據(jù)的方法和AT89C2051單片機(jī)、串行EEPROM組成的串行配置系統(tǒng)的設(shè)計(jì)方法及實(shí)現(xiàn)多任務(wù)電路結(jié)構(gòu)中配置的方法，并從系統(tǒng)的復(fù)雜度、
關(guān)鍵字：方法配置在線器件 FPGA

基于FPGA的四階IIR數(shù)字濾波器

摘要：采用FPGA實(shí)現(xiàn)四階IIR數(shù)字濾波器，通過兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精
關(guān)鍵字：濾波器數(shù)字 IIR FPGA 基于

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差...
關(guān)鍵字： CPLD FPGA 數(shù)據(jù)采集系統(tǒng)

深入智能電網(wǎng)控制系統(tǒng): IT革命由此開始

??????? 我們生活的方方面面越來越受新技術(shù)的影響——從我們手中的電話到我們的閱讀方式。　　整個(gè)工業(yè)界都在向數(shù)字領(lǐng)域轉(zhuǎn)變——一個(gè)涵蓋了軟件，網(wǎng)絡(luò)，處理器，以及傳感器的融合與信息交換的信息技術(shù)(IT)新世界。　　是什么使這種改變?nèi)绱瞬豢煽咕?，看起來沒有任何行業(yè)能夠阻止它的腳步?這當(dāng)中有很多原因，從快速的物流和服務(wù)，到巨大的生產(chǎn)力。無論如何，最重要的還是性價(jià)比。事實(shí)證明，信息技術(shù)帶
關(guān)鍵字： NI 嵌入式系統(tǒng) FPGA

基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)

該平臺(tái)采用可編程邏輯實(shí)現(xiàn)片上系統(tǒng)，以 MicroBlaze CPU或 PowerPC® CPU 作為其核心。 CPU 為操作系統(tǒng)與用戶空間應(yīng)用軟件運(yùn)行 MLE Linux 軟件棧。由于采用 MicroBlaze 或PowerPC 作為主 CPU，當(dāng)運(yùn)行嵌入式Linux 操作系統(tǒng)外加強(qiáng)大加密功能時(shí)該系統(tǒng)顯然無法提供所需要的計(jì)算性能。況且也無法改變物理硬件。為了實(shí)現(xiàn)系統(tǒng)加速，我們使用可編程系統(tǒng)把計(jì)算從軟件域轉(zhuǎn)移到硬件側(cè)。
關(guān)鍵字： FPGA 賽靈思高速系統(tǒng) 硬件加速技術(shù)

基于FPGA的改進(jìn)DES算法的實(shí)現(xiàn)

介紹了DES算法原理，詳細(xì)分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計(jì)。將DES算法采用資源優(yōu)先方案，在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu)，提高了整體處理速度；簡化子密鑰與原始密鑰的生成關(guān)系，實(shí)現(xiàn)子密鑰在迭代過程的動(dòng)態(tài)分發(fā)；利用雙重case語句實(shí)現(xiàn)S盒的變換功能，加快算法執(zhí)行速度。運(yùn)用硬件描述語言Verilog,采用自頂向下的設(shè)計(jì)思想,在FPGA平臺(tái)上實(shí)現(xiàn)了改進(jìn)DES算法的功能。
關(guān)鍵字： FPGA DES 算法