<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          基于FPGA的紅外遙控信號(hào)接收模塊的設(shè)計(jì)

          • 摘要:文中分析了紅外線遙控器系統(tǒng)的數(shù)據(jù)編碼和傳輸機(jī)制,并用VerilogHDL語(yǔ)言設(shè)計(jì)了基于FPGA的紅外接收模塊硬件電路,在VCS和VirSim仿真工具中進(jìn)行了仿真測(cè)試;用XilinxISE 10.1軟件進(jìn)行了綜合、適配和FPGA器件下栽
          • 關(guān)鍵字: FPGA  紅外遙控  信號(hào)接收  模塊    

          FPGA幫您實(shí)現(xiàn)家居遙控

          •  引言  人們生活中的家用電器種類日益增多,遙控器的種類也隨之增加,不同種類的遙控器之間一般不能相互替代,這給人們的生活帶來(lái)諸多不便?! 「黝愡b控器功能大致相同,大多都有數(shù)字鍵、啟動(dòng)停止鍵、前進(jìn)鍵、快
          • 關(guān)鍵字: 遙控  家居  實(shí)現(xiàn)  FPGA  

          IIS接口的FPGA實(shí)現(xiàn)

          • IIS接口的FPGA實(shí)現(xiàn),在嵌入式系統(tǒng)中經(jīng)常采用IIS(Inter-IC Sound)總線連接專用音頻器件以實(shí)現(xiàn)音頻輸入輸出。不少嵌入式處理器帶有專用的通過(guò)操作特殊功能寄存器實(shí)現(xiàn)對(duì)外接音頻器件的操作,但也有一些嵌入式處理器沒(méi)有擴(kuò)展IIS總線,如ARM7
          • 關(guān)鍵字: 實(shí)現(xiàn)  FPGA  接口  IIS  

          基于FPGA的線陣CCD驅(qū)動(dòng)設(shè)計(jì)

          • 摘要:電荷耦合器件(CCD)作為一種新型的光電器件,被廣泛地應(yīng)用于非接觸測(cè)量。而CCD驅(qū)動(dòng)設(shè)計(jì)是CCD應(yīng)用的關(guān)鍵問(wèn)題之一。為了克服早期CCD驅(qū)動(dòng)電路體積大,設(shè)計(jì)周期長(zhǎng),調(diào)試?yán)щy等缺點(diǎn),以線陣CCD圖像傳感器TCD1251UD為
          • 關(guān)鍵字: FPGA  CCD  線陣  驅(qū)動(dòng)設(shè)計(jì)    

          基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

          • 摘要:為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問(wèn)題,設(shè)計(jì)了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心,實(shí)現(xiàn)A/D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個(gè)功能。系統(tǒng)采用Verilog HDL語(yǔ)言,通過(guò)ISE軟件編
          • 關(guān)鍵字: 數(shù)據(jù)采集  系統(tǒng)  高速  FPGA  USB  通信  基于  

          基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)計(jì)

          • 1、引言  最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道 ...
          • 關(guān)鍵字: ARM  FPGA  聲納波形產(chǎn)生    

          線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)

          • 摘要:為實(shí)現(xiàn)線性調(diào)頻信號(hào)的數(shù)字脈沖壓縮,設(shè)計(jì)一個(gè)FPGA硬件平臺(tái),并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計(jì)方法。針對(duì)脈沖壓縮進(jìn)行了理論分析和Matlab仿真,設(shè)計(jì)完成后對(duì)系統(tǒng)軟、硬件進(jìn)行了全面測(cè)試,并根據(jù)實(shí)測(cè)數(shù)
          • 關(guān)鍵字: FPGA  線性調(diào)頻信號(hào)  IP核  脈沖壓縮    

          基于FPGA的LCoS驅(qū)動(dòng)和圖像處理系統(tǒng)設(shè)計(jì)

          • 摘要:針對(duì)分辨率為1 024times;768的LCoS屏編寫了Verilog HDL驅(qū)動(dòng)代碼,在quartusⅡ9.1平臺(tái)上綜合編譯,并在Altera的FPGA芯片EP3C5E14 4C8上進(jìn)行了功能驗(yàn)證和實(shí)際輸出信號(hào)測(cè)量。采用異步FIFO結(jié)構(gòu)解決了跨異步時(shí)鐘域
          • 關(guān)鍵字: FPGA  LCoS  驅(qū)動(dòng)  圖像處理    

          Flash損耗均衡的嵌入式文件系統(tǒng)設(shè)計(jì)

          • Flash損耗均衡的嵌入式文件系統(tǒng)設(shè)計(jì),引言
            嵌入式系統(tǒng)的海量存儲(chǔ)器多采用Flash存儲(chǔ)器實(shí)現(xiàn)擴(kuò)展,由于Flash存儲(chǔ)器具有有限寫入次數(shù)的壽命限制,因此對(duì)于Flash存儲(chǔ)器局部的頻繁操作會(huì)縮短Flash存儲(chǔ)器的使用壽命。如何設(shè)計(jì)出一個(gè)合理的、針對(duì)嵌入式應(yīng)用
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  文件  嵌入式  損耗  均衡  Flash  

          基于CPLD/FPGA的USB讀寫控制器

          • 引言
            隨著計(jì)算機(jī)科技的發(fā)展,無(wú)紙辦公日益成為各單位日常辦公的主要形式。而隨著USB存儲(chǔ)設(shè)備日益廣泛的使用,數(shù)據(jù)泄漏的危害也越來(lái)越嚴(yán)重。因此在單位內(nèi)部對(duì)USB存儲(chǔ)設(shè)備的操作權(quán)限進(jìn)行控制是很有必要的。
          • 關(guān)鍵字: CPLD  FPGA  USB  讀寫    

          基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)

          • 在電力調(diào)度自動(dòng)化系統(tǒng)中,測(cè)量電壓和頻率是最重要的功能。如何快速、準(zhǔn)確地采集顯得尤為重要。目前根據(jù)采集信...
          • 關(guān)鍵字: FPGA  交流電測(cè)量?jī)x  

          Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

          • 摘要:與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同,本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法,可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方
          • 關(guān)鍵字: SelectMap  Leon3  FPGA  軟核    

          一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

          •   存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件,有了存儲(chǔ)器,計(jì)算機(jī)才有記憶功能,才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。 引言  只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn),大部分的中小規(guī)模 LED  LED(L
          • 關(guān)鍵字: FPGA  MCU  LED  大屏幕    

          FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

          • 摘要:詳細(xì)分析了SVPWM的原理,介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法,使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電
          • 關(guān)鍵字: SVPWM  FPGA  開(kāi)關(guān)損耗  算法    

          基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

          • 摘要 給出了一種由FPGA實(shí)現(xiàn)的無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法,采用自頂向下的方法設(shè)計(jì)各個(gè)模塊,并在QuartusII8.0完成了仿真,該控制器主要支持IEEE802.15.4協(xié)議。測(cè)試結(jié)果表明,該MAC控制器支持20~250 kbmi
          • 關(guān)鍵字: FPGA  MAC  無(wú)線傳感器網(wǎng)絡(luò)  控制器    
          共6847條 288/457 |‹ « 286 287 288 289 290 291 292 293 294 295 » ›|

          flash fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();