flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

基于FPGA的語(yǔ)音錄制與回放系統(tǒng)

系統(tǒng)用FPGA實(shí)現(xiàn)了I2C總線控制器，以Altera公司的NiosⅡ嵌入式軟處理器為核心，結(jié)合高品質(zhì)數(shù)字信號(hào)音頻編／解碼芯片WM8731成功地實(shí)現(xiàn)了語(yǔ)音的錄制及回放功能，同時(shí)利用Matlab 7．O．4軟件對(duì)所采集的語(yǔ)音數(shù)據(jù)進(jìn)行仿真。系統(tǒng)采用SoPC技術(shù)，自行設(shè)計(jì)采集模塊和I2C協(xié)議驅(qū)動(dòng)模塊，并通過(guò)AWALON總線掛裁在Nios軟核上實(shí)時(shí)高速采集與回放。實(shí)踐表明，系統(tǒng)具有集成度高，穩(wěn)定性好，實(shí)時(shí)性強(qiáng)的特點(diǎn)。
關(guān)鍵字： FPGA 語(yǔ)音回放系統(tǒng)

基于FPGA的PCI總線串口卡設(shè)計(jì)

為了方便外部設(shè)備與計(jì)算機(jī)進(jìn)行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計(jì)。利用Altera公司的FPGA芯片EP1C6SQ240實(shí)現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實(shí)現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個(gè)設(shè)計(jì)緊湊、小巧。該設(shè)計(jì)符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類(lèi)測(cè)試設(shè)備、工廠自動(dòng)化、有線通信等領(lǐng)域。
關(guān)鍵字： FPGA PCI 總線串口

基于中檔FPGA多相濾波器的設(shè)計(jì)實(shí)現(xiàn)

基于中檔FPGA多相濾波器的設(shè)計(jì)實(shí)現(xiàn),　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數(shù)字信號(hào)處理( DSP )的應(yīng)用，從MP3播放器、數(shù)碼相機(jī)到手機(jī)。DSP設(shè)計(jì)人員的工具箱的支柱之一是有限脈沖響應(yīng)( FIR )濾波器。FIR濾波器越長(zhǎng)(有大量的抽頭)，濾波器的響應(yīng)越好。然而這
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 濾波器多相 FPGA 基于

基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì)

基于FPGA的PCIE總線擴(kuò)展卡的設(shè)計(jì),　PCIE(PCI express)是用來(lái)互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承了第二代總線體系結(jié)構(gòu)最有用的特點(diǎn)，采用與PCI相同的使用模型和讀/寫(xiě)通信模型，支持各種常見(jiàn)的事務(wù)。其存
關(guān)鍵字：擴(kuò)展設(shè)計(jì) 總線 PCIE FPGA 基于

FPGA 28納米市場(chǎng)戰(zhàn)火升溫晶圓代工巨頭激烈角逐

　　可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉 (Altera)先后推出28納米FPGA產(chǎn)品，不僅使FPGA市場(chǎng)戰(zhàn)火升溫，也讓晶圓代工市場(chǎng)激烈角逐，在Xilinx首度與臺(tái)積電攜手合作后，Altera在28納米產(chǎn)品的布局上亦相當(dāng)積極，近期亦展示在28納米 FPGA平臺(tái)上的25-Gbps收發(fā)器，F(xiàn)PGA雙雄的激烈競(jìng)賽，預(yù)料臺(tái)積電將成為最大受惠者。　　Altera指出，在28納米FPGA中展示25-Gbps收發(fā)器，是收發(fā)器產(chǎn)品的里程碑，該芯片是Altera用于在28納米FPGA上，
關(guān)鍵字： Xilinx FPGA 28納米

FPGA 是實(shí)現(xiàn)綠色搜索技術(shù)的關(guān)鍵

無(wú)論為數(shù)以百萬(wàn)計(jì)的用戶(hù)搜索請(qǐng)求提供服務(wù)還是處理超大量的信息，都需要數(shù)量龐大的計(jì)算資源，進(jìn)而消耗大量能源。事實(shí)上，用于計(jì)算與冷卻的能耗費(fèi)用是數(shù)據(jù)中心運(yùn)營(yíng)的最大成本 [1]。隨著數(shù)據(jù)中心的數(shù)量和規(guī)模不斷增長(zhǎng)，
關(guān)鍵字： FPGA 綠色搜索技術(shù)

基于FPGA的?？臻g管理器的研究和設(shè)計(jì)

摘要：提出了一種將堆?？臻g劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語(yǔ)言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的?？臻g管理器。?？臻g管理器由不同功能的邏輯模塊組成，主要闡
關(guān)鍵字： FPGA ?？臻g 管理器

基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)

摘要: 為滿足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中
關(guān)鍵字： FPGA 恒溫晶振頻率校準(zhǔn) 系統(tǒng)

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
關(guān)鍵字：實(shí)現(xiàn) 方法多種 FPGA VHDL 基于

基于VHDL 的矩陣鍵盤(pán)及顯示電路設(shè)計(jì)

摘　要:為了有效防止機(jī)械式鍵盤(pán)按鍵抖動(dòng)帶來(lái)的數(shù)據(jù)錯(cuò)誤,這里在Quartus Ⅱ開(kāi)發(fā)環(huán)境下,采用VHDL 語(yǔ)言設(shè)計(jì)了一種能夠?qū)C(jī)械式4 times;4 矩陣鍵盤(pán)的按鍵值依次顯示到8 個(gè)7 段數(shù)碼管上的矩陣鍵盤(pán)及顯示電路。仿真結(jié)果表
關(guān)鍵字： FPGA/ CPLD 鍵盤(pán) 電路

賽靈思聯(lián)手四川虹視成立FPGA聯(lián)合實(shí)驗(yàn)室

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司，2010年9月14日宣布與四川虹視顯示技術(shù)有限公司(簡(jiǎn)稱(chēng)四川虹視)在成都高新區(qū)共同成立FPGA聯(lián)合實(shí)驗(yàn)室, 致力于推動(dòng)虹視公司最新的OLED產(chǎn)品技術(shù)研發(fā)，賽靈思全球消費(fèi)市場(chǎng)總監(jiān)Harry Raftopoulos，高級(jí)技術(shù)市場(chǎng)經(jīng)理酆毅，四川虹視總經(jīng)理郎豐偉，技術(shù)總監(jiān)文東星、產(chǎn)品研發(fā)中心部長(zhǎng)田朝勇等出席了簽字揭牌儀式。　　根據(jù)雙方當(dāng)天簽署的協(xié)議，賽靈思公司計(jì)劃向四川虹視提供技術(shù)培訓(xùn)，以及多套開(kāi)發(fā)工具，如Spartan®-6 消費(fèi)視頻開(kāi)發(fā)套件，Spart
關(guān)鍵字：賽靈思 FPGA

FPGA全局時(shí)鐘資源相關(guān)原語(yǔ)及其使用

FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專(zhuān)用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的...
關(guān)鍵字： FPGA 全局時(shí)鐘 BUFG

基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)

提出了一種基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角電路設(shè)計(jì)方案，通過(guò)FPGA來(lái)控制AD2S82A、AD2S80A的解碼和同步問(wèn)題。同時(shí)用FPGA對(duì)轉(zhuǎn)換后數(shù)據(jù)進(jìn)行誤差補(bǔ)償和組合，以及二進(jìn)制角度值的轉(zhuǎn)換，提高了整個(gè)系統(tǒng)的集成度和可靠度。整個(gè)電路在Altium Designer 9．O設(shè)計(jì)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)。采用Altera公司的EP2C35F484C6型FPGA芯片進(jìn)行FPGA部分的仿真，實(shí)驗(yàn)和仿真的結(jié)果很好地實(shí)現(xiàn)了該方案的設(shè)計(jì)功能，并滿足高精度、高速度轉(zhuǎn)換的設(shè)計(jì)要求。
關(guān)鍵字： FPGA 雙通道測(cè)角系統(tǒng) 旋轉(zhuǎn)變壓器

基于FPGA的復(fù)數(shù)浮點(diǎn)協(xié)方差矩陣實(shí)現(xiàn)

基于FPGA的協(xié)方差矩陣運(yùn)算的實(shí)現(xiàn)大多采用的是定點(diǎn)計(jì)算方式，在運(yùn)算過(guò)程中，存在數(shù)據(jù)處理動(dòng)態(tài)范圍小，容易溢出，截?cái)嗾`差等問(wèn)題。加之以空間譜估計(jì)為研究背景的協(xié)方差矩陣運(yùn)算，大多得到的是針對(duì)特殊陣列模型的實(shí)對(duì)稱(chēng)矩陣，不具備通用性。針對(duì)定點(diǎn)運(yùn)算的不足和該運(yùn)算的適用范圍，研究了浮點(diǎn)運(yùn)算和復(fù)數(shù)運(yùn)算的特點(diǎn)，提出了基于復(fù)數(shù)矢量的浮點(diǎn)協(xié)方差運(yùn)算的FPGA實(shí)現(xiàn)方案。在Altera＼stratix＼EP1S20F780C7中的仿真和調(diào)試結(jié)果表明了該方案的有效性。
關(guān)鍵字： FPGA 浮點(diǎn) 協(xié)方差矩陣

基于FPGA的軟件無(wú)線電調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

針對(duì)數(shù)字基帶信號(hào)的特點(diǎn)和通信系統(tǒng)中對(duì)數(shù)字信號(hào)傳輸?shù)囊?，研究一種基于FPGA的DSP技術(shù)和DDS技術(shù)的軟件無(wú)線電調(diào)制器的設(shè)計(jì)方法。在FPGA平臺(tái)上設(shè)計(jì)具有ASK，F(xiàn)SK，PSK和QAM調(diào)制功能的軟件無(wú)線電調(diào)制器。該系統(tǒng)具有可重復(fù)編程和動(dòng)態(tài)重構(gòu)的優(yōu)點(diǎn)，使系統(tǒng)易于修改和功能升級(jí)，靈活性強(qiáng)。
關(guān)鍵字： FPGA 軟件無(wú)線電制器設(shè)計(jì)