<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> flash fpga

          基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

          • 基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng),本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過(guò)在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識(shí)產(chǎn)權(quán)核),然后再配備相應(yīng)的網(wǎng)絡(luò)接口,實(shí)現(xiàn)利用互聯(lián)
          • 關(guān)鍵字: 系統(tǒng)  監(jiān)控系統(tǒng)  遠(yuǎn)程  嵌入式  基于  FPGA  

          基于FLASH的嵌入式存儲(chǔ)系統(tǒng)設(shè)計(jì)

          • 基于FLASH的嵌入式存儲(chǔ)系統(tǒng)設(shè)計(jì),1 引言

            FLASH(閃速存儲(chǔ)器)作為一種安全、快速的存儲(chǔ)體,具有體積小、容量大、成本低、掉電數(shù)據(jù)不丟失等一系列優(yōu)點(diǎn),已成為嵌入式系統(tǒng)中數(shù)據(jù)和程序最主要的載體。由于FLASH在結(jié)構(gòu)和操作方式上與硬盤(pán)、E2ROM等其
          • 關(guān)鍵字: 系統(tǒng)  設(shè)計(jì)  存儲(chǔ)  嵌入式  FLASH  基于  

          基于FPGA的SoC和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

          • 本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過(guò)...
          • 關(guān)鍵字: 遠(yuǎn)程監(jiān)控  SoC  嵌入式  FPGA  

          基于FPGA和頻率合成器的GPS信號(hào)源的設(shè)計(jì)

          • 頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件,采用相位負(fù)反饋頻率控制技術(shù),具有良好的窄帶載波跟蹤性能和...
          • 關(guān)鍵字: ADF4360-4  FPGA  頻率合成器  GPS信號(hào)源  

          一種基于FPGA和單片機(jī)的掃頻儀研究與設(shè)計(jì)

          • 一個(gè)網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性,在系統(tǒng)設(shè)計(jì)時(shí),各個(gè)網(wǎng)絡(luò)的頻率特性對(duì)該系統(tǒng)的穩(wěn)定性、工作頻帶...
          • 關(guān)鍵字: 掃頻儀  FPGA  單片機(jī)  掃頻信號(hào)  

          基于65nm FPGA的多模無(wú)線基站的高端應(yīng)用

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 65nm  TD-SCDMA  FPGA  多模無(wú)線基站  

          基于FPGA芯片和頻率合成器ADF4360-4的GPS信號(hào)源的設(shè)計(jì)方案

          • 基于FPGA芯片和頻率合成器ADF4360-4的GPS信號(hào)源的設(shè)計(jì)方案, 頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件,采用相位負(fù)反饋頻率控制技術(shù),具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能,為系統(tǒng)上、下變頻提供本振信號(hào),對(duì)相位噪聲和雜散具有很好的抑制作用,通過(guò)鎖相頻率合
          • 關(guān)鍵字: GPS  信號(hào)源  設(shè)計(jì)  方案  ADF4360-4  合成器  FPGA  芯片  頻率  

          FPGA/EPLD的自上而下設(shè)計(jì)方法

          • FPGA/EPLD的自上而下設(shè)計(jì)方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法:  傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù),在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng),然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
          • 關(guān)鍵字: 方法  設(shè)計(jì)  自上而下  FPGA/EPLD  

          基于FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

          • 基于FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì), 1 前言 針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn),提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法,并給出了部分VHDL程序?! ? 硬件設(shè)計(jì)  這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61
          • 關(guān)鍵字: 存儲(chǔ)  設(shè)計(jì)  數(shù)據(jù)  大容量  FPGA  SRAM  基于  

          基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器

          • 基于上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器,  隨著存儲(chǔ)技術(shù)的迅速發(fā)展,存儲(chǔ)容量得到了迅速的增長(zhǎng),存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì),然而,在光纖傳輸要受到光纖通道接口的限制,因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊?/li>
          • 關(guān)鍵字: 通道  接口  適配器  光纖  開(kāi)發(fā)  上位  FPGA  基于  

          Altera展示25-Gbps收發(fā)器,樹(shù)立滿足業(yè)界帶寬需求關(guān)鍵里程碑

          •   Altera公司(NASDAQ: ALTR)今天宣布,公司率先在可編程邏輯中成功演示25-Gbps收發(fā)器性能,在收發(fā)器技術(shù)上樹(shù)立了關(guān)鍵里程碑。Altera在28-nm收發(fā)器測(cè)試芯片上實(shí)現(xiàn)了這一具有里程碑意義的技術(shù),該芯片是Altera用于在28-nm FPGA上成功實(shí)現(xiàn)28-Gbps收發(fā)器的原型開(kāi)發(fā)平臺(tái)。實(shí)現(xiàn)25-Gbps里程碑,使目前已有FPGA解決方案的性能提高兩倍多,并在功能上優(yōu)于競(jìng)爭(zhēng)ASSP產(chǎn)品。您可以在Altera網(wǎng)站上觀看28-nm收發(fā)器測(cè)試芯片的視頻演示。   Altera 28-nm
          • 關(guān)鍵字: Altera  收發(fā)器   FPGA  

          基于FPGA的DDC的設(shè)計(jì)

          • 摘要:數(shù)字下變頻技術(shù)是軟件無(wú)線電的核心技術(shù)之一。本文首先介紹了DDC的組成結(jié)構(gòu),然后詳細(xì)分析了DDC各功能模塊的工作原理,通過(guò)Modelsim完成了DDC其主要模塊的仿真和調(diào)試,并進(jìn)行初步系統(tǒng)級(jí)驗(yàn)證。在仿真的基礎(chǔ)上使用
          • 關(guān)鍵字: FPGA  DDC    

          出租車(chē)計(jì)費(fèi)器的EOA設(shè)計(jì)與實(shí)現(xiàn)

          • 摘要:以現(xiàn)場(chǎng)可編程邏輯器件(FPGA)為設(shè)計(jì)載體,以硬件描述語(yǔ)言(VHDL)為主要表達(dá)方式,以QuartusⅡ開(kāi)發(fā)軟件和GW48EDA開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具,給出了一種出租車(chē)計(jì)費(fèi)器的工作原理和軟硬件實(shí)現(xiàn)方法。同時(shí)對(duì)該出租車(chē)計(jì)費(fèi)器進(jìn)
          • 關(guān)鍵字: FPGA  

          FPGA:提升創(chuàng)新能力 本土企業(yè)頑強(qiáng)生長(zhǎng)

          •   “如今,F(xiàn)PGA(現(xiàn)場(chǎng)可編程門(mén)陣列)可以自如地協(xié)助半導(dǎo)體企業(yè)和系統(tǒng)設(shè)計(jì)企業(yè)將創(chuàng)意和產(chǎn)品快速得以實(shí)現(xiàn),因此,在加速這些企業(yè)自主創(chuàng)新進(jìn)程中,F(xiàn)PGA起著越來(lái)越重要的作用。”在日前于西安舉行的2010年(第二屆)中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇上,中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)秘書(shū)長(zhǎng)陳賢向與會(huì)聽(tīng)眾強(qiáng)調(diào)了FPGA在中國(guó)半導(dǎo)體行業(yè)自主創(chuàng)新歷程中的重要貢獻(xiàn)。來(lái)自國(guó)內(nèi)外數(shù)十家企業(yè)、高等院校和科研機(jī)構(gòu)的200多名代表參加了本次論壇,“可編程技術(shù)加速中國(guó)科技創(chuàng)新”正是此次論壇的主題。   
          • 關(guān)鍵字: FPGA  半導(dǎo)體  
          共6847條 323/457 |‹ « 321 322 323 324 325 326 327 328 329 330 » ›|

          flash fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();