<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          基于FPGA的USB接口IP核設(shè)計

          • 摘要: 重點闡述了USB接口IP核關(guān)鍵模塊的設(shè)計和驗證,用VerilogHDL對USBIP核協(xié)議RTL級代碼編寫,對USB協(xié)議的數(shù)據(jù)流、傳輸?shù)冗M(jìn)行了深入的分析,在Xilinx ISE軟件平臺上進(jìn)行了FPGA綜合,并在Xilinx FPGA開發(fā)板上調(diào)試成功
          • 關(guān)鍵字: FPGA  USB  IP核  接口    

          基于MCU+FPGA模式的RFID讀寫器設(shè)計

          •   射頻識別技術(shù)RFID是一種非接觸的自動識別技術(shù),其基本原理是利用射頻信號和空間耦合(電感和電磁耦合)傳輸特性,實現(xiàn)對被識別物體的自動識別,射頻識別系統(tǒng)一般由兩部分組成,射頻標(biāo)簽(Tag)和射頻讀寫器(Reader
          • 關(guān)鍵字: 讀寫器  設(shè)計  RFID  模式  MCU  FPGA  基于  

          基礎(chǔ)架構(gòu)應(yīng)用成FPGA產(chǎn)業(yè)激增點

          •   賽靈思公司全球副總裁兼首席技術(shù)官Ivo Bolsens認(rèn)為在2010年, FPGA平臺在電子基礎(chǔ)架構(gòu)應(yīng)用中的巨大增長機會,如有線通信、3G和LTE無線部署,這些應(yīng)用一般都要求超過每秒1000 Giga次運算和100 Gbps以上的數(shù)據(jù)包處理速率的高性能DSP處理。綠色I(xiàn)T需要高能效、高性能的計算架構(gòu),以便充分利用并行計算能力。智能網(wǎng)格將依靠可編程、靈活的設(shè)備和計量儀器。而安防設(shè)備要求復(fù)雜的圖像處理算法。這些計算密集型應(yīng)用非常適合采用當(dāng)前領(lǐng)先的FPGA所帶來的性能和靈活性優(yōu)勢。2010年,賽靈思將通過新
          • 關(guān)鍵字: Xilinx  FPGA  3G  LTE  

          跟上連接和融合的發(fā)展步伐

          •    MIPS 科技公司營銷副總裁Art Swift   2010 年我們在全球看到的最大的趨勢就是連接和融合。在整個市場,硬件平臺的融合和因特網(wǎng)連接正逐漸成為幾乎每個電子設(shè)備的一部分。對于消費者而言,這基本上意味著他們可以在任何時間和地點,在任何屏幕上瀏覽任何內(nèi)容。半導(dǎo)體設(shè)計人員需要跟上市場不斷變化的步伐, MIPS 致力于提供全面的解決方案幫助我們的客戶取勝。這意味著我們將為客戶提供更多以內(nèi)容為中心的解決方案,并對 Android、Linux、Flash、Java 和其他平臺優(yōu)化進(jìn)行大量投資。
          • 關(guān)鍵字: MIPS  Android  Linux  Flash  Java   

          工藝技術(shù)發(fā)展帶給FPGA更多市場空間

          •   Altera IC設(shè)計副總裁Bradley Howe認(rèn)為通信系統(tǒng)、高端測試設(shè)備和軍事通信系統(tǒng)等寬帶應(yīng)用將推動半導(dǎo)體產(chǎn)品的全面發(fā)展。高速互聯(lián)將成為半導(dǎo)體產(chǎn)品最關(guān)鍵、最能突出產(chǎn)品優(yōu)勢的功能,特別是從1 G~11.3 Gbps,高速串行鏈路幾乎是所有市場領(lǐng)域半導(dǎo)體知識產(chǎn)權(quán)(IP)的基本組成。   Bradley Howe   2010年,Altera主要關(guān)注的領(lǐng)域是工藝技術(shù)應(yīng)用,在收發(fā)器上的業(yè)界領(lǐng)先優(yōu)勢以及FPGA的功耗和復(fù)雜性管理等,以滿足越來越高的寬帶應(yīng)用需求。隨著高級工藝節(jié)點芯片開發(fā)成本的攀升
          • 關(guān)鍵字: Altera  IC設(shè)計  FPGA  

          FPGA主導(dǎo)3D視頻處理市場 ASIC遭遇標(biāo)準(zhǔn)瓶頸

          •   在電影《阿凡達(dá)》中,當(dāng)Neytiri救了地球人狀態(tài)的JakeSully時,JakeSully一句深情的“Iseeyou”推動劇情走向最高潮,這句臺詞隨之也被人們廣為傳誦。JakeSully和Neytiri對世界美好的愿望和共同的追求,使雙方互相看到了地球人和納威人之間不可分割的聯(lián)系,而觀眾則通過先進(jìn)的3D視頻處理技術(shù),觀賞到了3D電影的逼真效果,感受到這部電影帶來的震撼。   FPGA主導(dǎo)3D視頻處理市場   《阿凡達(dá)》3D電影的熱映,引發(fā)了前所未有的3D熱潮。不僅3D電影
          • 關(guān)鍵字: FPGA  3D視頻  處理  ASIC  

          Altera Stratix IV FPGA通過了Interlaken通用性測試

          •   Altera公司今天宣布,Stratix ?IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認(rèn)證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試,是業(yè)界唯一支持10 Gbps線速的Interlaken解決方案。器件通用性測試驗證了Stratix IV FPGA芯片間Interlaken接口,確保它們能夠為下一代無線和固網(wǎng)基礎(chǔ)設(shè)施應(yīng)用迅速提供全包解決方案。   Altera使用S
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          基于FPGA的嵌入式Linux軟硬件設(shè)計

          • 本文介紹了通過FPGA 內(nèi)部嵌入的Powerpc405處理器,移植嵌入式Linux系統(tǒng),并和FPGA 協(xié)調(diào)工作的軟硬件實現(xiàn)過程。該系統(tǒng)既發(fā)揮了FPGA并行處理和多接口控制的優(yōu)勢,也有效地融合了Linux系統(tǒng)在程序調(diào)度和穩(wěn)定性方面的優(yōu)勢。
          • 關(guān)鍵字: FPGA  Linux  嵌入式  201003  

          采用硬件加速發(fā)揮MicroBlaze處理能力

          • 有許多算法可以轉(zhuǎn)化為純硬件來加速處理器,諸如平均標(biāo)準(zhǔn)偏差算法、給定時間內(nèi)創(chuàng)建最小值或最大值、濾波器以及FFT等。不過,諸如位反轉(zhuǎn)等一些不常見的算法可采用合適的硬件加速器也能移植到硬件上。本文以賽靈思的MicroBlaze為例,探討了在FPGA上采用此種硬件加速方法,使系統(tǒng)性能可超過標(biāo)準(zhǔn)處理器、控制器甚至 DSP。
          • 關(guān)鍵字: Xilinx  FPGA  處理器  硬件加速  MicroBlaze  FPU  201003  

          FPGA中的處理器IP概述

          • 在工程設(shè)計中,如何選擇微處理器核越來越重要,本文對FPGA設(shè)計中所用的處理器IP核進(jìn)行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢,不僅擁有IP核,還有構(gòu)建平臺的工具。
          • 關(guān)鍵字: Lattice  FPGA  軟核  硬核  處理器IP  201003  

          基于FPGA的無線同播頻率校準(zhǔn)裝置的設(shè)計

          • 摘要:在討論了無線同播特點和頻率校準(zhǔn)基本原理的基礎(chǔ)上,提出了一種基FPGA的無線同播頻率校準(zhǔn)裝置的設(shè)計方案,實現(xiàn)了高精度廣播頻率的輸出,給出了詳細(xì)設(shè)計過程和實際測試結(jié)果。
            關(guān)鍵詞:現(xiàn)場可編程門陣列;無
          • 關(guān)鍵字: FPGA  無線  頻率校準(zhǔn)  裝置    

          FPGA高速收發(fā)器設(shè)計原則

          • FPGA高速收發(fā)器設(shè)計原則,高速收發(fā)器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業(yè)和儲存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計已無法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中,成為解決這一問題的選擇辦法。
          • 關(guān)鍵字: 原則  設(shè)計  收發(fā)器  高速  FPGA  RapidIO  

          一種基于FPGA/MCU結(jié)構(gòu)的線性調(diào)頻高度表

          • 本文介紹了一種基于FPGA/MCU結(jié)構(gòu)的線性調(diào)頻高度表,采用通用的數(shù)字化平臺和FPGA/單片機的結(jié)構(gòu),并用軟件算法實現(xiàn)了高度搜索、高度跟蹤、STC、AGC等功能,具有性能穩(wěn)定、擴展性強、精度高、成本低等特點。主要內(nèi)容包括高度表的工作原理、整機性能、組件設(shè)計和飛行試驗,并著重介紹了信號處理組件的設(shè)計,如硬件電路結(jié)構(gòu)、器件選型、軟件算法等。飛行試驗表明該高度表具有良好的測高能力和精度。
          • 關(guān)鍵字: FPGA  MCU  線性  調(diào)頻    

          激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究

          • 針對納秒脈沖激光微加工系統(tǒng)的發(fā)展,提出了一種集成圖形文件解析和高速運動控制的加工系統(tǒng),包括控制單元、激光器、機械結(jié)構(gòu)和光路系統(tǒng)。在介紹了各個部分的功能之后,重點分析了控制單元,包括上位機圖形解析平臺及以DSP和FPGA為核心的下位機控制硬件。通過實驗分析和算法優(yōu)化,解決了加工誤差,在單晶硅表面得到了較好的微結(jié)構(gòu)加工效果。
          • 關(guān)鍵字: FPGA  DSP  激光  加工    

          汽車電子中的DSP和FPGA運用

          •  1  引言   20世紀(jì)末,全球范圍內(nèi)興起的信息革命浪潮,為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機遇,信息技術(shù)的廣泛應(yīng)用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問題的最佳途徑。同時,隨
          • 關(guān)鍵字: FPGA  DSP  汽車電子    
          共6847條 350/457 |‹ « 348 349 350 351 352 353 354 355 356 357 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();