<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

          •   Altera公司今天宣布,開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應(yīng)用,為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。   Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65,它們分別具有45K邏輯單元(LE)和65K LE。對于接入設(shè)備、遠(yuǎn)程射頻前端、HD視頻攝像機(jī)和保密設(shè)備等低成本
          • 關(guān)鍵字: Altera  40納米  Arria  FPGA  

          賽靈思發(fā)布28納米FPGA平臺 推進(jìn)可編程技術(shù)

          • 賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。 據(jù)悉,目前過高的ASIC設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對軟硬件可編程性的需求,與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織,令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜,迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織,視為可編程技術(shù)勢在必行的重要驅(qū)動(dòng)因素。 同時(shí),功耗管理及其對系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問題。隨著競爭日益激烈,盡力降低功耗
          • 關(guān)鍵字: Xilinx  FPGA  

          三星擴(kuò)大和賽靈思合作28納米制程

          • 據(jù)韓聯(lián)社(Yonhap)報(bào)導(dǎo),全球最大計(jì)算機(jī)存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴(kuò)大代工合作協(xié)議,進(jìn)展至28奈米制程。 在雙方合作協(xié)議中,三星將于2011年起,以基于28奈米的高介電層/金屬閘(High-K Metal Gate;HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。  
          • 關(guān)鍵字: 三星電子  28納米  FPGA  

          基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

          • 本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點(diǎn)對點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個(gè)RapidIO IP 上,從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
          • 關(guān)鍵字: RapidIO  網(wǎng)絡(luò)互聯(lián)  DSP  實(shí)現(xiàn)  FPGA  基于  RapidIO  

          賽靈思 28 納米技術(shù)及架構(gòu)發(fā)布背景

          •   賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺開發(fā),推進(jìn)可編程勢在必行”凸顯了功耗在目前系統(tǒng)設(shè)計(jì)中所起的重要作用,也充分顯示了在賽靈思考慮將 28 納米工藝技術(shù)作為其新一代 FPGA 系列產(chǎn)品的技術(shù)選擇時(shí), 功耗如何在一定程度上影響到了最終的決策。。   眾所周知,F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展,每一代新產(chǎn)品的推出,都提高了系統(tǒng)功能,加強(qiáng)了計(jì)算能力。不過,也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展,設(shè)計(jì)和構(gòu)建 FPGA 的工程
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          賽靈思宣布采用 28 納米工藝加速平臺開發(fā)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布,為推進(jìn)可編程勢在必行之必然趨勢,正對系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺。和前代產(chǎn)品相比, 全新的平臺功耗降低一半,而性能提高兩倍。通過選擇一個(gè)高性能低功耗的工藝技術(shù),一個(gè)覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴(kuò)展的架構(gòu),以及創(chuàng)新的工具,賽靈思將最大限度地發(fā)揮 28 納米技術(shù)的價(jià)值, 為客戶提供具備 ASIC 級功能的 FPGA,以滿足其成本和功耗預(yù)算的需求。同時(shí)還能通過簡單的設(shè)計(jì)移植和 IP 再利用,
          • 關(guān)鍵字: Xilinx  28納米  FPGA  

          Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評

          •   Altera公司今天宣布,40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個(gè)獎(jiǎng)項(xiàng)。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢,以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應(yīng)用》、中國電子報(bào)以及《VME和關(guān)鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認(rèn)可。Stratix IV FPGA器件自2008年12月開始發(fā)售起,已有10家電子行業(yè)媒體授予它12項(xiàng)產(chǎn)品和技術(shù)獎(jiǎng)。最新的獎(jiǎng)項(xiàng)包括: 《電子技術(shù)應(yīng)用》雜志授予Strati
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理

          • 為了支持“三重播放”應(yīng)用,人們對高速通信和超快速計(jì)算的需求日益增大,這向系統(tǒng)開發(fā)師、算法開發(fā)師和硬件工程師等人員提出了新的挑戰(zhàn),要求他們將各種標(biāo)準(zhǔn)、組件和聯(lián)網(wǎng)設(shè)備融合成一個(gè)整體
          • 關(guān)鍵字: FPGA  處理  實(shí)現(xiàn)  RapidIO  串行  利用  RapidIO  

          將MicroTCA導(dǎo)入無線基帶設(shè)計(jì)

          • MicroTCA正在成為嵌入信號處理應(yīng)用,尤其是高性能的多處理器系統(tǒng)中日益普及的標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)采用了可滿足“運(yùn)營商級”電信設(shè)備需求的先進(jìn)中間卡(AdvancedMC),從而找到了進(jìn)入電信應(yīng)用的途徑,如無線基帶處理。
          • 關(guān)鍵字: FPGA  RapidIO  無線  導(dǎo)入  MicroTCA  

          如何有效地管理FPGA設(shè)計(jì)中的時(shí)序問題

          • 一、摘要 從簡單SRAM接口到高速同步接口,TimingDesigner軟件允許設(shè)計(jì)者在設(shè)計(jì)流程的初期就判斷出潛在的時(shí)序問題,盡最大可能在第一時(shí)間解決時(shí)序問題。在設(shè)計(jì)過程的早期檢測到時(shí)序問題,不僅節(jié)省時(shí)間,而且可以更
          • 關(guān)鍵字: FPGA  時(shí)序    

          DSP和FPGA在汽車電子中的廣泛應(yīng)用

          • 1  引言  20世紀(jì)末,全球范圍內(nèi)興起的信息革命浪潮,為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇,信息技術(shù)的廣泛應(yīng)用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問題的最佳途徑。同時(shí),隨著
          • 關(guān)鍵字: FPGA  DSP  汽車電子    

          理解FPGA中的壓穩(wěn)態(tài)及計(jì)算壓穩(wěn)態(tài)的方法

          • 本白皮書介紹FPGA中的壓穩(wěn)態(tài),為什么會出現(xiàn)這一現(xiàn)象,它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF,重...
          • 關(guān)鍵字: FPGA  壓穩(wěn)態(tài)  MTBF  寄存器  

          基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案

          • 基于FPGA的高速定點(diǎn)FFT算法的設(shè)計(jì)方案,引 言
            快速傅里葉變換(FFT)作為計(jì)算和分析工具,在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號處理領(lǐng)域,如雷達(dá)信號處理,F(xiàn)FT的處理速度往往是整個(gè)系
          • 關(guān)鍵字: 算法  設(shè)計(jì)  方案  FFT  定點(diǎn)  FPGA  高速  基于  

          基于FPGA的光電抗干擾電路設(shè)計(jì)方案

          • 基于FPGA的光電抗干擾電路設(shè)計(jì)方案,光電靶的基本原理是:當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí),光電傳感器會響應(yīng)這種變化而產(chǎn)生電信號。這就是說,一些非彈丸物體在穿過光幕時(shí)也會使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號。從原理上,這種現(xiàn)
          • 關(guān)鍵字: 電路設(shè)計(jì)  方案  抗干擾  光電  FPGA  基于  
          共6827條 351/456 |‹ « 349 350 351 352 353 354 355 356 357 358 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();