<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> flash fpga

          基于FPGA的測量數(shù)據(jù)存儲交換技術

          • 以AT45DB041B為例,將FPGA和大容量串行flash存儲芯片的優(yōu)點有效地結合起來,實現(xiàn)了FPGA對串行存儲芯片的高效讀寫操作,完成了對大量測量數(shù)據(jù)的存儲處理和與上位機的交換,并在某電力局項目工頻場強環(huán)境監(jiān)測儀中成功應用。
          • 關鍵字: Flash  串行存儲  FPGA  

          基于ARM和FPGA的服務機器人運動控制系統(tǒng)研究

          • 介紹了一種基于ARM和FPGA的嵌入式控制系統(tǒng),該系統(tǒng)既能獨立運行又能在計算機輔助下運行,是一種兼具柔性和開放性的系統(tǒng)。利用ARM的強大的數(shù)據(jù)流轉換功能和FPGA的快速配置能力,實現(xiàn)硬件可重構。給出了系統(tǒng)的總體結構、ARM和FPGA之間的通信設計,重點給出了基于NiosII的嵌入式可重構底層控制設計,PWM功能模塊在FPGA上的實現(xiàn)。設計的系統(tǒng)集成度高、靈活。實驗表明系統(tǒng)具有高可靠性,能滿足服務機器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運行處理數(shù)據(jù),其之間又可以互相通信,實現(xiàn)了系統(tǒng)的擴展
          • 關鍵字: 硬件可重構  NiosII  FPGA  

          基于FPGA的精密離心機光柵信號細分系統(tǒng)

          • 介紹一種基于FPGA的精密離心機光柵信號細分系統(tǒng)。說明了光柵信號的產生過程和基本處理方法,提出了一種綜合EDA技術與光柵莫爾條紋電子學細分技術的設計方案。通過VerilogHDL實現(xiàn)該系統(tǒng)的主要設計,并利用ISE軟件進行了仿真試驗。試驗表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點。
          • 關鍵字: ISE  信號細分系統(tǒng)  光柵信號  FPGA  

          基于FPGA/SOPC的預測控制器設計與實現(xiàn)

          • 針對模型預測控制在微型設備及嵌入式系統(tǒng)應用中的實時性問題,從硬件實現(xiàn)控制算法的角度研究了基于FPGA(field programmable gate array)的預測控制器的設計和實現(xiàn)。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC(system on pro-grammable chip,可編程片上系統(tǒng))方案,在FPGA芯片上構建SOPC系統(tǒng),設計SOPC的硬件及軟件系統(tǒng),實現(xiàn)了基于FPGA的預測控制器;建立了基于FPGA和dSPACE系統(tǒng)的實時仿真平臺,并進行了控制器實時仿真實驗。實時
          • 關鍵字: 模型預測控制  SOPC  FPGA  

          基于信元的FIFO設計在FPGA上的實現(xiàn)

          • 設計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設計方法以供設計者在適當?shù)臅r候選用。這種方法也適合于不定長包的處理。
          • 關鍵字: FIFO  信元  FPGA  

          利用XCS40實現(xiàn)小型聲納的片上系統(tǒng)集成

          • 介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統(tǒng)設計中的應用。在該系統(tǒng)設計中,采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個系統(tǒng)的功能集成在了一片芯片上。實踐證明,即降低了成本,又縮短了設計和調試的時間。
          • 關鍵字: 漁用聲納系統(tǒng)  片上系統(tǒng)  FPGA  

          基于FPGA的數(shù)字視頻接口轉換設備

          • 本文從實際應用的角度出發(fā),采用FPGA作為主控芯片,設計了一款數(shù)字視頻接口轉換設備,該設備針對于MT9M111這款數(shù)字圖像傳感器產生的ITU-R BT.656格式數(shù)據(jù)進行采集、色彩空間變換、分辨率轉換等操作,完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉換,使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示,并且還具有圖像靜止功能,在系統(tǒng)空閑時的待機狀態(tài)實現(xiàn)了整機的低功耗,適用于
          • 關鍵字: 圖像分辨率  視頻接口轉換  FPGA  

          滿足28nm迫切的低功耗需求

          • Altera低功耗28-nm器件的優(yōu)點包括,降低產品成本,降低或者放寬功耗預算,較低的散熱要求,能夠滿足更多的市場需求,在同樣的散熱和功耗預算內進一步提高性能等。采用最全面的方法降低28-nm產品的功耗,Altera幫助設計人員滿足了迫切的低功耗需求。
          • 關鍵字: Altera  28nm  FPGA  

          基于FPGA的音樂流水燈控制系統(tǒng)

          • 通過 FPGA實現(xiàn)音樂流水燈的控制, 實質上就是將不同音階與特定頻率的方波信號對應起來, 以方波信號驅動蜂鳴器發(fā)出音樂, 再根據(jù)不同音階來控制流水燈的閃爍。與借助微處理器實現(xiàn)樂曲演奏相比, 以純硬件方式完成樂曲演奏電路更直觀。EDA工具和硬件描述語言發(fā)揮了強大功能,提供了設計可能性。
          • 關鍵字: ALU  音樂流水燈  FPGA  

          基于改進的布斯算法的嵌入FPGA的乘法器設計

          • 設計了一款嵌入FPGA的乘法器,該乘法器能夠滿足兩個18 b有符號或17 b無符號數(shù)的乘法運算。該設計基于改進的布斯算法,提出了一種新的布斯譯碼和部分積結構,并對9-2壓縮樹和超前進位加法器進行了優(yōu)化。該乘法器采用TSMC 0.18μn CMOS工藝,其關鍵路徑延遲為3.46 ns。
          • 關鍵字: 布斯算法  18×18乘法器  FPGA  

          基于軟件無線電的數(shù)字偵聽接收機研究

          • 為實現(xiàn)頻譜監(jiān)測、通信偵察等任務,提出了一種基于軟件無線電的數(shù)字偵察接收機的軟、硬件體系結構。該接收機基于高速數(shù)字信號處理器、大規(guī)模現(xiàn)場可編程門陣列、高速AD芯片、高精度大動態(tài)范圍AGC電路,實現(xiàn)了信號的寬頻段、寬帶接收;采用盲信號處理技術,實現(xiàn)了對未知信號的參數(shù)辨識、分類、盲解調。
          • 關鍵字: 頻譜監(jiān)測  軟件無線電  FPGA  

          基于ATE的FPGA測試

          • 隨著集成電路技術的飛速發(fā)展,F(xiàn)PGA的應用越來越廣泛,其測試技術也得到了廣泛重視和研究。文章簡要介紹了FPGA的發(fā)展及其主要組成部分,提出了一種用ATE對FPGA進行測試的方法和具體測試流程。
          • 關鍵字: AutomaticTestEquipment  配置數(shù)據(jù)  FPGA  

          基于FPGA的多軟核圖像處理系統(tǒng)設計

          • 介紹以圖像處理為應用背景、基于FPGA芯片建立的多軟核系統(tǒng)設計。系統(tǒng)中包含兩個Nios II軟核處理器和兩個用于進行圖像顏色空間轉換的CSC MegaCore IP核。兩個Nios II軟核處理器共享程序存儲器、數(shù)據(jù)存儲器及啟動存儲器。在硬件設計方面,CSC MegaCore IP作為外圍組件通過一個自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設計方面,運行在每個Nios II軟核處理器上的程序通過硬件Mutex核協(xié)調對共享數(shù)據(jù)存儲器的訪問。
          • 關鍵字: 圖像處理  多軟核系統(tǒng)  FPGA  

          基于FPGA的DDS IP核設計及仿真

          • 以Altera公司的QuartusⅡ7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核NiosII,構成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實現(xiàn)了可重構信號源。該系統(tǒng)基本功能都在FPGA芯片內完成,利用SOPC技術,在一片F(xiàn)PGA芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺,達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
          • 關鍵字: 直接數(shù)字頻率合成  IP核  FPGA  

          基于FPGA的遺傳算法組合邏輯電路設計

          • 基于遺傳算法的組合邏輯電路的自動設計,依據(jù)給出的真值表,利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性,采用軟件實現(xiàn)的方法在速度上往往受到本質是串行計算的計算機制約,因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性,設計了遺傳算法的各個模塊,實現(xiàn)了基于FPGA的遺傳算法。
          • 關鍵字: 遺傳算法  自然進化  FPGA  
          共6845條 74/457 |‹ « 72 73 74 75 76 77 78 79 80 81 » ›|

          flash fpga介紹

          您好,目前還沒有人創(chuàng)建詞條flash fpga!
          歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();