<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

          •   引言   車輛在動態(tài)稱重時,作用在平臺上的力除真實軸重外,還有許多因素產(chǎn)生的干擾力,如:車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等,給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波,參數(shù)則不能過大,否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理,從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。   FIR濾波的原理及實現(xiàn)   本文采用FIR數(shù)字濾波,其原理如公式1所示。   Y(n)= (1)   其中h(k)為系統(tǒng)濾波參數(shù),x(n)為采集的信
          • 關(guān)鍵字: FPGA  FIR  

          R&S將攜四大創(chuàng)新實驗室建設(shè)方案亮相2016年秋季第48屆全國高教儀器設(shè)備展示會

          •   由中國高等教育學(xué)會主辦的“第48屆全國高教儀器設(shè)備展示會”將于2016年10月19日至21日在四川省成都市召開。作為全球最大的電子測量儀器公司之一,羅德與施瓦茨公司(Rohde & Schwarz,R&S公司)將攜四大創(chuàng)新實驗室建設(shè)方案參加。   R&S公司的四大創(chuàng)新實驗室建設(shè)方案主要為高校人才培養(yǎng)模式創(chuàng)新及實踐教學(xué)創(chuàng)新提供新的參考和實施途徑:   1.本科精英教學(xué)計劃:構(gòu)建研究型教學(xué)體系,培養(yǎng)敢于跨界創(chuàng)新并具有跨領(lǐng)域綜合集成能力的人才?;谠摻ㄔO(shè)方
          • 關(guān)鍵字: R&S  SOC  

          基于USB2.0協(xié)議的通用測控通信接口設(shè)計

          • 隨著我國航空航天技術(shù)的迅速發(fā)展,對地面遙控遙測接收機的實時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構(gòu)設(shè)計方案?;贒SP/FPGA架構(gòu)的設(shè)計方案
          • 關(guān)鍵字: CY7C68013A  測控通信  FPGA  USB固件設(shè)計  

          ARM與神經(jīng)網(wǎng)絡(luò)處理器的通信方案設(shè)計

          • 摘要:基于ARM芯片和FPGA的特點,設(shè)計了一種ARM與FPGA人工神經(jīng)網(wǎng)絡(luò)處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數(shù)據(jù)傳輸進(jìn)行控制,完成ARM與神經(jīng)網(wǎng)絡(luò)處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體
          • 關(guān)鍵字: 神經(jīng)網(wǎng)絡(luò)  嵌入式  通信  ARM  FPGA  S3C44BOX  ZDMA  

          基于雙口RAM核監(jiān)測數(shù)字示波器設(shè)計研究

          • 摘要:在核監(jiān)測中,常將各種傳感器輸出的信號通過A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號,然后利用數(shù)字信號處理技術(shù)對各種核信號進(jìn)行數(shù)字處理。為了準(zhǔn)確測量核信號數(shù)字波形的各種參數(shù),對基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計和
          • 關(guān)鍵字: 核脈沖  數(shù)字示波器  數(shù)字波形  FPGA  雙口RAM  

          基于FPGA的數(shù)字通信實訓(xùn)平臺的設(shè)計與實現(xiàn)

          • 摘要:本實訓(xùn)平臺著眼于提升高職層次學(xué)生的職業(yè)能力,圍繞典型的數(shù)字通信系統(tǒng)模型,設(shè)計了擴(kuò)展性強、可測性好的FPGA核心板,并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力,創(chuàng)設(shè)了分層遞進(jìn)的實驗?zāi)J?/li>
          • 關(guān)鍵字: FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9.0  片上通信系統(tǒng)  

          基于FPGA IP核的FFT實現(xiàn)與改進(jìn)

          • 摘要 利用FPGA IP核設(shè)計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導(dǎo)致的頻譜泄露問題,提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設(shè)計方案進(jìn)行了仿真,同
          • 關(guān)鍵字: FFT  FPGA  IP核  加窗處理  

          基于FPGA的多路數(shù)字信號復(fù)接系統(tǒng)設(shè)計與實現(xiàn)

          • 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項重要技術(shù),能將若干路低速信號合并為一路高速信號,以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上,采用VHDL對數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計和實現(xiàn)。并利
          • 關(guān)鍵字: 數(shù)字復(fù)接系統(tǒng)  乒乓操作  先進(jìn)先出存儲器  FPGA  

          JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)

          • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求,降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題,本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法,采用FPGA硬件實現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少,性能良好和便于擴(kuò)展等優(yōu)點,能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
          • 關(guān)鍵字: JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

          基于NiosⅡ的單點自適應(yīng)控制器設(shè)計研究

          • 摘要 為了提高道路交叉口通行能力,設(shè)計了一種單點交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案,利用具有NiosⅡ軟核的FPGA芯片設(shè)計了控制器的硬件,井利用遺傳算法建立了信號配時優(yōu)化模型、VHDL語言進(jìn)行了遺傳算法的硬
          • 關(guān)鍵字: NiosⅡ  FPGA  單點交叉口  自適應(yīng)控制  遺傳算法硬件化  

          高速實際據(jù)采集智能控制器的設(shè)計與實現(xiàn)

          • 摘要:文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ),研究設(shè)計并實現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實時數(shù)據(jù)采集應(yīng)用的一種實用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
          • 關(guān)鍵字: ARM  FPGA  智能控制器  高速實時數(shù)據(jù)采集  

          基于DSP+FPGA的多混沌實時視頻圖像加密系統(tǒng)

          • 針對視頻圖像在數(shù)字通信中存在著安全和隱私問題,提出了基于DSP+FPGA技術(shù)來實現(xiàn)實時視頻圖像加密的系統(tǒng)設(shè)計方案,并詳細(xì)介紹了多混沌加密算法在DSP和FPGA上的實現(xiàn)。實驗結(jié)果表明多混沌實時視頻圖像加密增強了視頻圖像傳輸?shù)陌踩?,同時證明了本系統(tǒng)對實時視頻圖像能快速地進(jìn)行加密。
          • 關(guān)鍵字: FPGA  DSP  混沌  實時視頻    

          基于USB3.0協(xié)議的PC與FPGA通信系統(tǒng)的設(shè)計

          • 摘要 針對USB2.0在高速數(shù)據(jù)采集系統(tǒng)中帶寬局限問題,設(shè)計了一款基于USB3.0總線的高速數(shù)據(jù)采集接口系統(tǒng)。通過對USB3.0的接口硬件系統(tǒng)、設(shè)備固件以及SLAVE FIFO與FPGA接口讀寫操作的設(shè)計,并經(jīng)過實驗測試,USB3.0硬
          • 關(guān)鍵字: FPGA  USB3.0固件  SLAVE FIFO  數(shù)據(jù)通信  

          基于AD9854的MSK調(diào)制信號的產(chǎn)生

          • 基于實現(xiàn)簡單高效地產(chǎn)生MSK調(diào)制信號的目的,文中系統(tǒng)性地闡述了AD9854的工作原理、機制,探討了采用AD9854產(chǎn)生MSK 調(diào)制信號相比傳統(tǒng)方法的優(yōu)越性。同時詳細(xì)介紹了通過FPGA配置AD9854的方法,描述了硬件平臺的搭建并且列出了所有需配置寄存器列表。
          • 關(guān)鍵字: AD9854  MSK  FPGA  硬件平臺  寄存器  

          星載計算機雙冗余CAN總線模塊設(shè)計與實現(xiàn)

          • 摘要:隨著新型SoC(System On a Chip)集成技術(shù)在航天技術(shù)中的應(yīng)用越來越廣泛,傳統(tǒng)的星載板級設(shè)計轉(zhuǎn)為SoC芯片級設(shè)計逐漸成為趨勢?;贗P—cores(the integration of complex building blocks)復(fù)用的SoC技術(shù)
          • 關(guān)鍵字: SoC  IP―cores  CAN總線  軟硬件協(xié)同  
          共7928條 130/529 |‹ « 128 129 130 131 132 133 134 135 136 137 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();