<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          FPGA的學(xué)習(xí)及注意事項(xiàng)

          • 1 基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言,想學(xué)好FPGA的人,建議床頭都有一本數(shù)字電路的書,不管是哪個版本的,這個是基礎(chǔ),多了解也有助于形成硬件設(shè)計的思想。 在語言方面,建議初學(xué)者學(xué)習(xí)Verilog語言,VHDL語言
          • 關(guān)鍵字: FPGA  注意事項(xiàng)    

          基于FPGA和DDS的數(shù)控信號源的設(shè)計與實(shí)現(xiàn)

          • 摘要 以FPGA為核心,根據(jù)DDS原理設(shè)計數(shù)控信號源,采用VHDL語言實(shí)現(xiàn)各功能模塊。該信號源可輸出正弦渡、方波和三角波,輸出信號的頻率以數(shù)控方式調(diào)節(jié),幅度連續(xù)可調(diào)。與傳統(tǒng)信號源相比,該信號源具有波形質(zhì)量好、精度
          • 關(guān)鍵字: 設(shè)計  實(shí)現(xiàn)  信號源  數(shù)控  FPGA  DDS  基于  

          華為公司確認(rèn)萊迪思為“核心合作伙伴”

          •   美國俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布電信網(wǎng)絡(luò)解決方案的全球領(lǐng)導(dǎo)者華為技術(shù)有限公司已確認(rèn)萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質(zhì)量、交貨、技術(shù)合作和服務(wù)是確認(rèn)萊迪思為核心合作伙伴的主要原因。特別是,華為已經(jīng)注意到萊迪思的設(shè)計支持和服務(wù)在供應(yīng)商之中是最好的。   在中國深圳舉行的華為2011年度核心合作伙伴會議上,確認(rèn)萊迪思為核心合作伙伴。在這個活動中,華為公司授予獎項(xiàng)的一些公司是從一千多個供應(yīng)商
          • 關(guān)鍵字: 萊迪思  FPGA  

          SoC技術(shù)在FC芯片設(shè)計中的應(yīng)用

          • 引言光纖通道(FC)是一個高性能的雙向點(diǎn)對點(diǎn)串行數(shù)據(jù)通道。光纖通道的標(biāo)準(zhǔn)是由T11標(biāo)準(zhǔn)委員會(美國國家信息技術(shù)標(biāo)準(zhǔn)化委員會下屬的技術(shù)委員會)制定的,它是一個為適應(yīng)日益增長的高性能信息傳輸要求而設(shè)計的計算機(jī)通
          • 關(guān)鍵字: SoC  芯片設(shè)計  中的應(yīng)用    

          燦芯半導(dǎo)體推出新一代SoC集成平臺

          •   燦芯半導(dǎo)體日前宣布,開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺“Briliante”。根據(jù)客戶定制的目標(biāo),結(jié)合架構(gòu)的復(fù)雜度,燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計以供綜合,包括自動生成測試案例以供驗(yàn)證。此外,這個通用的平臺可以杜絕手工連接所帶來的風(fēng)險,能通過簡單的、參數(shù)化的配置實(shí)施編程。   “Briliante”平臺不僅能通過AMBA AHB和APB的ARM標(biāo)準(zhǔn)總線來把基于ARM CortexTM-M0, Cortex-M3
          • 關(guān)鍵字: 燦芯半導(dǎo)體  SoC  

          賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

          • 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨,該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA,是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距,而且
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

          基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: DSPBuilder  FIR濾波器  FPGA  Simulink  

          基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計

          • 基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計,摘要:以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片,給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器,設(shè)計實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路?;趯AN總線控制器的功能分析,并應(yīng)用Veri
          • 關(guān)鍵字: 節(jié)點(diǎn)  設(shè)計  通信  總線  FPGA  CAN  基于  

          燦芯半導(dǎo)體推出新一代SoC集成平臺

          • 國際領(lǐng)先的IC設(shè)計及一站式服務(wù)供應(yīng)商 — 燦芯半導(dǎo)體(上海)有限公司(以下簡稱“燦芯半導(dǎo)體”)日前宣布,開始面向客戶提供能滿足快速和可靠的RTL交付的新一代SoC集成平臺“Briliante”。根據(jù)客戶定制的目標(biāo),結(jié)合架構(gòu)的復(fù)雜度,燦芯半導(dǎo)體能在1~3天內(nèi)完成RTL設(shè)計以供綜合,包括自動生成測試案例以供驗(yàn)證。此外,這個通用的平臺可以杜絕手工連接所帶來的風(fēng)險,能通過簡單的、參數(shù)化的配置實(shí)施編程。
          • 關(guān)鍵字: 燦芯  SoC  Briliante  

          HDLC的FPGA實(shí)現(xiàn)方法

          •  1 引言  HDLC(High-level Data Link Control Procedures, 高級數(shù)據(jù)鏈路控制規(guī)程)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域,是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC(Application Specific Integr
          • 關(guān)鍵字: HDLC  FPGA  實(shí)現(xiàn)方法    

          FPGA平臺架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

          • 設(shè)計嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時優(yōu)化眾多設(shè)計因素。這些需要優(yōu)化的設(shè)計因素包括單位成本、NRE(不可回收工程)成本、功率、尺寸、性能、靈活性、原型制造時間、產(chǎn)品上市時間、產(chǎn)品在市場生存時間、可維護(hù)性、可
          • 關(guān)鍵字: FPGA  架構(gòu)  嵌入式系統(tǒng)    

          醫(yī)療電子平臺選擇:FPGA、ARM、DSP還是GPU?

          • 醫(yī)療電子平臺選擇:FPGA、ARM、DSP還是GPU?,“邁瑞對于處理器平臺的選擇有兩個看似矛盾的原則:lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性,我們知道無論是DSP、ARM、X86還是FPGA、GPU,每個平臺都有各自的優(yōu)點(diǎn)和缺陷,因此在設(shè)
          • 關(guān)鍵字: FPGA  ARM  DSP  GPU    

          基于Linux平臺下的FPGA的ARM驅(qū)動開發(fā)方法

          • 基于Linux平臺下的FPGA的ARM驅(qū)動開發(fā)方法,Linux操作系統(tǒng)的全稱是GNU/Linux,它是由GNU工程和Linux內(nèi)核兩個部分共同組成的一個操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的,可以有效保護(hù)學(xué)習(xí)成果,因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。

            FPGA是英文Field
          • 關(guān)鍵字: 驅(qū)動  開發(fā)  方法  ARM  FPGA  Linux  平臺  基于  

          Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗(yàn)證的效能

          • 全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計、驗(yàn)證和制造軟件及知識產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司日前宣布:推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場可編程門陣列(FPGA)綜合工具。Synplify 2012.03產(chǎn)品包括改進(jìn)的綜合算法,它將運(yùn)行時間提速最高達(dá)30%。此外,Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強(qiáng),以滿足FPGA設(shè)計師對快速周轉(zhuǎn)時間的需求;該軟件能使設(shè)計師在最后的硬件描述語言(HDL)編譯環(huán)節(jié)生成一份報告,并修正所有源自丟失或不正
          • 關(guān)鍵字: 新思科技  Synplify  FPGA  

          Altera發(fā)布了基于FPGA的視頻分析解決方案

          • 進(jìn)一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢,Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(jī)(DVR)和網(wǎng)絡(luò)視頻錄像機(jī)(NVR)的四通道標(biāo)準(zhǔn)清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開發(fā),Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時分析四路D1 480p/30fps (每秒幀數(shù))視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能,不需要購買集成了分析功能的新攝像機(jī)。
          • 關(guān)鍵字: Altera  FPGA  
          共7929條 281/529 |‹ « 279 280 281 282 283 284 285 286 287 288 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();