<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga soc

          MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

          • MathWorks近日宣布推出HDL Coder,該產(chǎn)品支持MATLAB 自動生成 HDL 代碼,允許工程師利用廣泛應(yīng)用的 MATLAB 語言實(shí)現(xiàn) FPGA 和 ASIC 設(shè)計(jì)。MathWorks還宣布推出了HDL Verifier,該產(chǎn)品包含用于測試 FPGA 和 ASIC 設(shè)計(jì)的 FPGA 硬件在環(huán)功能。有了這兩個(gè)產(chǎn)品,MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進(jìn)行 HDL 代碼生成和驗(yàn)證的能力。
          • 關(guān)鍵字: MathWorks  FPGA  HDL  

          Altera舉行世界上第一款光FPGA技術(shù)演示

          • 為創(chuàng)新設(shè)計(jì)和構(gòu)建需要大量帶寬的應(yīng)用,Altera公司(NASDAQ: ALTR)今天宣布,在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開發(fā),這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬,同時(shí)減小系統(tǒng)復(fù)雜度,降低功耗和價(jià)格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一,這些創(chuàng)新包括,業(yè)界為FPGA開發(fā)的第一個(gè)OpenCL程序,以及28-Gbps收發(fā)器技術(shù),實(shí)現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號完整性。Altera于上一季度在部分用戶中進(jìn)行演示,并將于2012年3月6
          • 關(guān)鍵字: Altera  FPGA  

          大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略

          • 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí),可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路,這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心,需要注意最大時(shí)鐘速率、抖動、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要
          • 關(guān)鍵字: FPGA  大型  策略  多時(shí)鐘    

          一種用于FPGA互聯(lián)資源測試的新方法

          • 摘要:以基于靜態(tài)隨機(jī)存儲器(SRAM)的現(xiàn)場可編程門陣列(FPGA)為例,在傳統(tǒng)的三次測試方法的基礎(chǔ)上提出了一種新穎的針對FPGA互聯(lián)資源的測試方法。該方法運(yùn)用了層次化的思想,根據(jù)開關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資
          • 關(guān)鍵字: FPGA  互聯(lián)  方法  資源測試    

          基于FPGA的超級電容均壓及充放電設(shè)計(jì)

          • 摘要:由于超級電容器單體性能參數(shù)的離散性,當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí),在充放電過程中容易造成過充或過放現(xiàn)象,嚴(yán)重危害超級電容器的使用壽命。文中提出以FPGA為檢測、控制單元,對電容進(jìn)行有效地充放電控制,
          • 關(guān)鍵字: FPGA  超級電容  充放電    

          Xilinx FPGA 配置電路分類

          • FPGA配置電路可以看成用戶設(shè)計(jì)和硬件電路之間的連接紐帶,最終目的是在一定外部條件下,準(zhǔn)確快速地實(shí)現(xiàn)FPGA系統(tǒng)配置。在FPGA的配置系統(tǒng)中,軟件編程由FPGA提供商提供,設(shè)計(jì)人員要掌握其操作方法,將配置數(shù)據(jù)從PC加載
          • 關(guān)鍵字: Xilinx  FPGA  配置電路  分類    

          一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法

          • 摘要:文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計(jì)方法。采用VHDL硬件描述語言,運(yùn)用ModelSim等EDA仿真工具。該設(shè)計(jì)具有外圍電路少、集成度高、可靠性強(qiáng)等優(yōu)點(diǎn)。最后經(jīng)實(shí)驗(yàn)驗(yàn)證,該數(shù)字秒表計(jì)時(shí)準(zhǔn)確,輸入信號能準(zhǔn)確控制秒
          • 關(guān)鍵字: FPGA  數(shù)字秒表  設(shè)計(jì)方法    

          ZigBee SoC的設(shè)計(jì)研究

          • 今日相容于IEEE 802.15.4且適用于ZigBee的無線射頻收發(fā)器、微控制器及系統(tǒng)單芯片(SoC)半導(dǎo)體裝置已相當(dāng)普及。高度整合的多功能SoC解決方案是促成ZigBee無線網(wǎng)絡(luò)得以廣泛運(yùn)用在眾多應(yīng)用中的重要因素,包括工業(yè)監(jiān)控、家
          • 關(guān)鍵字: ZigBee  SoC    

          基于FPGA的高壓交聯(lián)電纜測試電源的研制

          • 摘要:分析了串聯(lián)諧振的原理并通過推導(dǎo)得出諧振電容兩端電壓的關(guān)系式,結(jié)合目前國內(nèi)高壓電纜耐壓測試的發(fā)展現(xiàn)狀,證明了變頻串聯(lián)諧振試驗(yàn)方法的優(yōu)越性。對于控制部分,利用現(xiàn)場可編程門陣列(FPCA)實(shí)現(xiàn)了自動頻率跟蹤
          • 關(guān)鍵字: 測試  電源  研制  電纜  交聯(lián)  FPGA  高壓  基于  

          賽靈思宣布業(yè)界首款28nm FPGA開始量產(chǎn)

          • 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.(NASDAQ: XLNX))今日宣布行業(yè)第一個(gè)28nm FPGA器件已經(jīng)針對主要客戶開始量產(chǎn), 該發(fā)布再次為行業(yè)樹起了另一個(gè)重要里程碑。Kintex?-7 FPGA的正式量產(chǎn),是賽靈思以可編程邏輯器件(PLD)行業(yè)歷史最快速度交付新產(chǎn)品的出色執(zhí)行中, 繼已成功交付數(shù)以千計(jì)的最新7系列產(chǎn)品樣片之后, 再次邁出的嶄新一步。這一成就使賽靈思的客戶能夠比以往任何時(shí)候都更快地開始投產(chǎn)他們自己的產(chǎn)品, 同時(shí)也能比以往任何時(shí)候更快地滿足他們客戶的需求。
          • 關(guān)鍵字: 賽靈思  FPGA  

          基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì)

          • 基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì),1 引言   文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計(jì)專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計(jì)方式。一
          • 關(guān)鍵字: FSPLCSOC  模塊  設(shè)計(jì)  微處理器  技術(shù)  IP  復(fù)用  SOC  基于  

          FPGA/CPLD常用的四種設(shè)計(jì)方法

          • FPGA/CPLD常用的四種設(shè)計(jì)方法,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題,本文僅介紹一些常用的設(shè)計(jì)思想與技巧,包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導(dǎo)日
          • 關(guān)鍵字: 方法  設(shè)計(jì)  常用  FPGA/CPLD  

          基于SoC發(fā)射器的簡化RF遙控器設(shè)計(jì)

          • 遙控器有許多不同的尺寸和形狀,而且選擇的無線技術(shù)也不盡相同。作為產(chǎn)品配件,其廣泛用于消費(fèi)類電子領(lǐng)域,如電視 ...
          • 關(guān)鍵字: SoC  發(fā)射器  RF  遙控器  

          德州儀器推出小型蜂窩基站及宏基站的多標(biāo)準(zhǔn)SoC

          • · 最新 SoC 不但可幫助運(yùn)營商及制造商輕松高效地發(fā)揮小型蜂窩基站的優(yōu)勢,同時(shí)還可為通過提升容量實(shí)現(xiàn)差異化的應(yīng)用提供最佳平臺; · 支持同步雙模式,可幫助運(yùn)營商簡化從 2G 至 3G甚至 4G 的升級,并可降低運(yùn)營成本和資本支出; · 首款集成 ARM? Cortex? -A15 內(nèi)核的無線基礎(chǔ)設(shè)施 SoC,與現(xiàn)有解決方案相比,可在功耗降低一半的情況下提高集成度與性能。
          • 關(guān)鍵字: TI  SoC  TCI6636  

          基于FPGA的虛擬測試系統(tǒng)實(shí)現(xiàn)

          • 1 引言傳統(tǒng)測試測量儀存在價(jià)格昂貴、體積龐大、數(shù)據(jù)傳輸速率低、存儲顯示困難等問題,本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制,充分利用PC機(jī),結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測試系統(tǒng)具有較強(qiáng)的競爭力
          • 關(guān)鍵字: FPGA  虛擬測試  系統(tǒng)    
          共7930條 290/529 |‹ « 288 289 290 291 292 293 294 295 296 297 » ›|

          fpga soc介紹

          您好,目前還沒有人創(chuàng)建詞條fpga soc!
          歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();