fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

基于FPGA的PCB測試機(jī)硬件電路設(shè)計(jì)

引言　　PCB 光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對應(yīng)的電壓信號，通過電壓比較電路，測試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對整個電路板的測試。　　由于被測試的點(diǎn)數(shù)比較多，一般測試機(jī)都在2048點(diǎn)以上，測試控制電路比較復(fù)雜，測試點(diǎn)的查找方法以及切換方法直接影響測試機(jī)的測試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測試過程是在上位計(jì)算機(jī)的控制下，控
關(guān)鍵字： FPGA PCB 測試機(jī) 硬件電路

基于FPGA和RTOS的嵌入式碼流分析設(shè)計(jì)方案

　　針對傳統(tǒng)數(shù)字視頻廣播系統(tǒng)碼流分析儀價格昂貴、使用不方便的問題，本文提出一種性價比較好的補(bǔ)充設(shè)計(jì)方案，它以通用的FPGA和RTOS為基礎(chǔ)、基于嵌入式硬件平臺來實(shí)現(xiàn)碼流分析功能。文中還闡述了碼流采集、碼流分析和信息顯示等多項(xiàng)關(guān)鍵技術(shù)。　　碼流分析儀可用作數(shù)字電視設(shè)備的調(diào)試工具，如檢測MPEG編碼器、復(fù)用器、調(diào)制解調(diào)器等設(shè)備的輸入輸出碼流是否符合MPEG-2/數(shù)字電視廣播(DVB)標(biāo)準(zhǔn)等。作為標(biāo)準(zhǔn)檢驗(yàn)設(shè)備，碼流分析儀是整個數(shù)字電視系統(tǒng)的不可缺少的重要設(shè)備。實(shí)際使用中的數(shù)字電視集成系統(tǒng)是一項(xiàng)龐大、復(fù)
關(guān)鍵字：嵌入式碼流分析 FPGA RTOS

用FPGA實(shí)現(xiàn)多路PWM輸出的接口設(shè)計(jì)與仿真

0 引言　　在許多嵌入式系統(tǒng)的實(shí)際應(yīng)用中，需要擴(kuò)展FPGA(現(xiàn)場可編程門陣列)模塊，將CPU實(shí)現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實(shí)現(xiàn)，如數(shù)字信號處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來擴(kuò)展I／O接口，如實(shí)現(xiàn)多路PWM(脈寬調(diào)制)輸出、實(shí)現(xiàn)PCI接口擴(kuò)展等。通過合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA設(shè)計(jì)，整個嵌入式系統(tǒng)的效率和功能可以得到最大限度的提高。　　在電機(jī)控制等許多應(yīng)用場合，需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的PWM波形。本文用Altera公司FPGA產(chǎn)品開發(fā)工具Quar
關(guān)鍵字： FPGA 邏輯仿真 PWM

基于MIPS內(nèi)核的HDTV-SoC平臺總線接口模塊

??????? 在系統(tǒng)級芯片（SoC）的設(shè)計(jì)當(dāng)中，MIPS的RISC處理器是一種應(yīng)用非常廣泛的嵌入式CPU，它具有高性能、低功耗的特點(diǎn)，可以很方便地集成到一個完整的片上系統(tǒng)之中，使開發(fā)者能夠?qū)Ｗ⒂谟脩鬒P模塊的設(shè)計(jì)。MIPS架構(gòu)的處理器占據(jù)了數(shù)字機(jī)頂盒微處理器和解碼器用CPU架構(gòu)市場領(lǐng)域的領(lǐng)先地位。在MIPS家族的產(chǎn)品當(dāng)中，32位的4KcTM處理器是具有代表性的一款，它采用了MIPS32的CPU架構(gòu)，支持MIPS IITM指令集。在本文
關(guān)鍵字：嵌入式CPU SoC MIPS 總線接口模塊

NI推出新型可自定義的I/O模塊

　　美國國家儀器有限公司（簡稱NI）推出4種用于PXI平臺的新型R系列?I/O模塊，這些模塊都配備了高性能的Xilinx?Virtex?-5現(xiàn)場可編程門陣列(FPGA)芯片。NI?PXI-7841R,?PXI-7842R,?PXI-7851R?和PXI-7852R模塊具有8個模擬輸入、8個模擬輸出和96個數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時可用的硬件；不僅如此，這
關(guān)鍵字： NI I/O模塊 FPGA LabVIEW

Altera發(fā)布業(yè)界首款40nmFPGA

　　Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。　　StratixIV系列有680K邏輯單元，比Altera的StratixIII系列高兩倍，是目前市場上密度最大的FPGA。器件滿足了眾多市場對各種高端應(yīng)用的需求，例如無線和有線通信、廣播和ASIC原型開發(fā)等。
關(guān)鍵字： Altera 40nm FPGA

基于FPGA的PCB測試機(jī)硬件電路設(shè)計(jì)

　　引言　　PCB 光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對應(yīng)的電壓信號，通過電壓比較電路，測試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對整個電路板的測試。　　由于被測試的點(diǎn)數(shù)比較多，一般測試機(jī)都在2048點(diǎn)以上，測試控制電路比較復(fù)雜，測試點(diǎn)的查找方法以及切換方法直接影響測試機(jī)的測試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測試過程是在上位計(jì)算機(jī)的控制下
關(guān)鍵字： FPGA PCB 硬件電路測試機(jī)

基于最佳接收的UART的設(shè)計(jì)與實(shí)現(xiàn)

　　在嵌入式系統(tǒng)設(shè)計(jì)中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實(shí)現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸，而UART所采用的奇偶校驗(yàn)方式不具備前向糾錯能力，檢錯能力也有限，所以在設(shè)計(jì)UART時要盡可能提高其抗干擾能力，以加強(qiáng)系統(tǒng)的可靠性。　　1 基于最佳接收的UART 　　目前UART中的接收器多采用如圖1所示的設(shè)計(jì)。　　同步模塊
關(guān)鍵字： UART 最佳接收 FPGA 同步模塊邏輯優(yōu)化

FPGA競爭好像在演戲（下）

　　你是否有過這樣的經(jīng)歷：見到一個人后，整個世界一下子明亮起來。所謂的“華堂升輝”、人們所說的“光彩照人”，連又聾又瞎的海倫?凱勒都說“點(diǎn)亮了我心中的明燈”。　　如果你還沒有這樣的經(jīng)歷，建議你去接觸一下FPGA界的人士吧！在半導(dǎo)體業(yè)的星光大道上，F(xiàn)PGA行業(yè)絕對是個群星燦爛的領(lǐng)域。激發(fā)你獲得靈感。　　筆者多年前去美國參加一個會議，整日浸泡在英語的海洋中，非常boring。因此當(dāng)采訪了A公司和Q公司的市場人員，深受震撼。他們都是高大健美，高高的鼻梁，深邃的眼睛，年齡三、四十，你隨便提
關(guān)鍵字： FPGA 半導(dǎo)體

FPGA競爭好像在演戲（中）

　　辭職頻繁　　一個月前，X公司的VP來京和記者朋友們親切交談、共進(jìn)午餐，大談X公司的發(fā)展前途，由于出差在外而沒有機(jī)會赴此盛宴的媒體人都十分惋惜?？蓻]想到幾周后，他卻悄然辭職了。　　兩年前，A公司負(fù)責(zé)中國業(yè)務(wù)的B總來京慷慨激昂地講演，展望FPGA美好的未來，回去后記者賣力地寫稿稱頌。但是令人費(fèi)解的是，幾個月后在處理另一篇邀請函時，發(fā)現(xiàn)B總怎么成了另一家新公司的老總？打電話一問，才知道B君已辭職，自己創(chuàng)辦了這家公司。　　“投敵叛變” 　　最令人難以理解的是，互相跳到競爭
關(guān)鍵字： FPGA 半導(dǎo)體

基于SystemC的系統(tǒng)級芯片設(shè)計(jì)方法研究

　　隨著集成電路制造技術(shù)的迅速發(fā)展,SOC設(shè)計(jì)已經(jīng)成為當(dāng)今集成電路設(shè)計(jì)的發(fā)展方向。SO C設(shè)計(jì)的復(fù)雜性對集成電路設(shè)計(jì)的各個層次,特別是對系統(tǒng)級芯片設(shè)計(jì)層次,帶來了新挑戰(zhàn)，原有的HDL難以滿足新的設(shè)計(jì)要求。　　硬件設(shè)計(jì)領(lǐng)域有2種主要的設(shè)計(jì)語言：VHDL和Verilog HDL。而兩種語言的標(biāo)準(zhǔn)不統(tǒng)一，導(dǎo)致軟硬件設(shè)計(jì)工程師之間工作交流出現(xiàn)障礙,工作效率較低。因此，集成電路設(shè)計(jì)界一直在尋找一種能同時實(shí)現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設(shè)計(jì)語言。Synopsys公司與Coware公司針對各方對系統(tǒng)級設(shè)計(jì)語言的
關(guān)鍵字： SOC SystemC 集成電路 VHDL Verilog HDL

NI推出4種用于PXI平臺的新型R系列I/O模塊

　　2008年5月，美國國家儀器有限公司（簡稱NI）推出4種用于PXI平臺的新型R系列 I/O模塊，這些模塊都配備了高性能的Xilinx Virtex-5現(xiàn)場可編程門陣列(FPGA)芯片。NI PXI-7841R, PXI-7842R, PXI-7851R 和PXI-7852R模塊具有8個模擬輸入、8個模擬輸出和96個數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時可用的硬件；不僅如此，這些硬件還可通過NI LabVIEW FPGA軟件進(jìn)行圖
關(guān)鍵字： NI I/O模塊 FPGA 嵌入式設(shè)計(jì)

Altera發(fā)布業(yè)界首款40-nm FPGA和HardCopy ASIC

? 　為幫助設(shè)計(jì)人員提高集成度，進(jìn)一步創(chuàng)新，Altera公司今天發(fā)布了業(yè)界的首款40-nm FPGA和HardCopy? ASIC。Stratix? IV FPGA和HardCopy IV ASIC都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。Stratix IV系列有680K邏輯單元(LE)，比Altera的Stratix III系列高2倍，是目前市場上密度最大的FPGA。HardCopy IV ASIC系列在密度上和Stratix IV器件等價，具有1330萬邏輯門。Alte
關(guān)鍵字： Altera 40-nm FPGA ASIC

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗(yàn)證實(shí)現(xiàn)

　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實(shí)現(xiàn)。在其上驗(yàn)證應(yīng)用算法，實(shí)現(xiàn)了由ARM負(fù)責(zé)對整個程序的控制，由DSP負(fù)責(zé)對整個程序的計(jì)算，最大程度地同時發(fā)揮了ARM和DSP的各自優(yōu)勢。　　ARM通用CPU及其開發(fā)平臺，是近年來較為流行的開發(fā)平臺之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨(dú)特的功能特點(diǎn)：由ARM完成整個體系的控制和流程操作，由DSP完成具體的算法和計(jì)算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢，同時又能最大限度地發(fā)揮DSP的計(jì)算功能。這在業(yè)界已逐漸成為一種趨勢。　　本
關(guān)鍵字： ARM DSP FPGA 軟硬件協(xié)同驗(yàn)證 SoC

FPGA競爭好像在演戲（上）

　　若要問：半導(dǎo)體業(yè)哪個領(lǐng)域最有趣？我認(rèn)為FPGA。作為記者，大家一提起FPGA公司就很興奮，太充滿活力了，有時過分得充滿戲劇性。　　當(dāng)中國第一高樓——上海金茂大廈剛剛落成時，A公司在上海成立辦事處，邀請記者從北京到上海觀摩，下榻金茂。一周后，X公司也宣布已經(jīng)成立上海辦事處，也盛情邀請記者去那里看看，也同樣入住金茂。 ????????????&nbs
關(guān)鍵字： FPGA 半導(dǎo)體 ASIC CPLD