fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng)

基于ARM和FPGA的嵌入式超聲探傷系統(tǒng),進(jìn)行數(shù)字信號(hào)處理，利用TCP/IP協(xié)議實(shí)現(xiàn)C/S模式下的數(shù)據(jù)傳輸，實(shí)現(xiàn)了超聲探傷的跨平臺(tái)遠(yuǎn)程監(jiān)控。嵌入式探傷儀通過(guò)多線(xiàn)程技術(shù)進(jìn)行多任務(wù)處理，集超聲探傷、數(shù)據(jù)存儲(chǔ)、網(wǎng)絡(luò)通信于一體。
關(guān)鍵字：探傷系統(tǒng) 超聲嵌入式 ARM FPGA 基于

高性能MIPS32?24K?處理器內(nèi)核助力BroadLight新型GPON家庭網(wǎng)關(guān)SoC

　　為數(shù)字消費(fèi)、家庭網(wǎng)絡(luò)、無(wú)線(xiàn)、通信和商業(yè)應(yīng)用提供業(yè)界標(biāo)準(zhǔn)架構(gòu)、處理器及模擬 IP 的領(lǐng)先廠(chǎng)商 MIPS 科技公司（MIPS Technologies Inc.，納斯達(dá)克交易代碼：MIPS）今天宣布，BroadLight已經(jīng)選擇高性能 MIPS32® 24K® 內(nèi)核作為其新型 GPON 系統(tǒng)級(jí)芯片（SoC）的基礎(chǔ)核心。BroadLight 今天還宣布針對(duì)光纖到戶(hù)（fiber-to-the-home，F(xiàn)TTH）應(yīng)用的 BL2348 GPON 家庭網(wǎng)關(guān)（RG）SoC 解決方案已經(jīng)開(kāi)始提供樣品。
關(guān)鍵字： BroadLight SoC MIPS 集成電路 GPON

從誘發(fā)地震原因反思節(jié)能還是最好的方式

　　5月12日，四川汶川大地震震驚了世界。有專(zhuān)家認(rèn)為，誘發(fā)這次地震的原因可能與在該地震帶進(jìn)行梯級(jí)水電開(kāi)發(fā)有關(guān)。　　十幾年來(lái)，尋找更多的能源成為各國(guó)的大事。目前的狀況是：化石燃料價(jià)格飛漲；太陽(yáng)能、風(fēng)能等可再生能源成熟還要等上數(shù)十年；生物燃料消耗的能源比化石燃料還要高，尤其糧食漲價(jià)更讓生物燃料前景黯淡；核能還不夠安全穩(wěn)定；燃料電池在試制，水能（水電站）帶來(lái)了氣候改變、地震…… 　　能源和環(huán)保，真是令全世界大傷腦筋！環(huán)境問(wèn)題、經(jīng)濟(jì)問(wèn)題、政治問(wèn)題，自然災(zāi)害、戰(zhàn)爭(zhēng)…&
關(guān)鍵字：汶川地震能源環(huán)保 Actel FPGA 低功耗

基于CPLD的USB下載電纜設(shè)計(jì)

　　引言　　隨著片上系統(tǒng)(SoC，System on Chip)時(shí)代的到來(lái)，包括復(fù)雜可編程邏輯器件(CPLD，Complex ProgrammableLogic Devi(e)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)的可編程邏輯器件(具有在系統(tǒng)可再編程的獨(dú)特優(yōu)點(diǎn))，應(yīng)用越來(lái)越廣泛。這給用于可編程邏輯器件編程的下載電纜提出了更高的要求。　　本文研究基于IEEEll49．1標(biāo)準(zhǔn)的USB下載接口電路的設(shè)計(jì)及實(shí)現(xiàn)。針對(duì)Altera公司的FPGA器件Cy-
關(guān)鍵字： CPLD USB FPGA 下載電纜 SoC

CC2431的無(wú)線(xiàn)定位引擎及其應(yīng)用改進(jìn)

　　引言　　CC2431是TI公司推出的帶硬件定位引擎的片上系統(tǒng)(SoC)解決方案，能滿(mǎn)足低功耗ZigBee／IEEE 802.15.4無(wú)線(xiàn)傳感器網(wǎng)絡(luò)的應(yīng)用需要。CC2431定位引擎基于RS-SI(Received Signal Strength Indicator，接收信號(hào)強(qiáng)度指示)技術(shù)，根據(jù)接收信號(hào)強(qiáng)度與已知參考節(jié)點(diǎn)位置準(zhǔn)確計(jì)算出有關(guān)節(jié)點(diǎn)位置，然后將位置信息發(fā)送給接收端。相比于集中型定位系統(tǒng)，RSSI功能降低了網(wǎng)絡(luò)流量與通信延遲，在典型應(yīng)用中可實(shí)現(xiàn)3～5 m定位精度和0.25 m的分辨率。本文在
關(guān)鍵字： SoC RSSI 定位寄存器 TI

千兆高速采集系統(tǒng)的硬件電路設(shè)計(jì)

　　1 ADC08D1000的結(jié)構(gòu) 　　ADC08D1000是NS(National Semiconductor，國(guó)家半導(dǎo)體)公司于2005年推出的雙通道低功耗的高速8位A／D轉(zhuǎn)換器，其最高單通道采樣頻率達(dá)l.3 GHz，全功率帶寬(FPBW)為1．7 GHz，在500 MHz標(biāo)準(zhǔn)信號(hào)輸入的情況下可以獲得7．4位的有效采樣位數(shù)。整個(gè)A／D轉(zhuǎn)換器用單電源1．9V供電，內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路，每個(gè)通道均為差分輸入，采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)／模轉(zhuǎn)換系統(tǒng)中，有
關(guān)鍵字：硬件電路 NS A／D轉(zhuǎn)換器 FPGA LVDS

SoC功耗設(shè)計(jì)的黃金模型

　　在SoC系統(tǒng)設(shè)計(jì)方面，現(xiàn)在還有一些人們幾乎未涉足的領(lǐng)域，而這些領(lǐng)域?qū)?duì)降低功耗產(chǎn)生最大的推動(dòng)作用。幸運(yùn)的是，人們現(xiàn)在已經(jīng)擁有大量針對(duì)這一領(lǐng)域的設(shè)計(jì)工具。在近日美國(guó)舊金山舉辦的Electronic Summit2008上，Mentor Graphics的ESL-HDL部門(mén)總經(jīng)理Glenn Perry介紹了系統(tǒng)級(jí)設(shè)計(jì)需要考慮的方方面面。　　系統(tǒng)架構(gòu)方面的改進(jìn)將帶來(lái)巨大的好處，不過(guò)在EDA世界，人們只有在設(shè)計(jì)的較晚階段才使用功耗仿真工具，如門(mén)級(jí)和物理實(shí)現(xiàn)級(jí)。那為何不在系統(tǒng)級(jí)進(jìn)行這些工作？原因主要包括：
關(guān)鍵字： SoC 功耗 EDA

外形似集成電路的完整 DC/DC 解決方案為基于 FPGA 的系統(tǒng)帶來(lái)切實(shí)益處

FPGA工藝尺寸的進(jìn)步和更加靈活的設(shè)計(jì)配置、以及基于FPGA的系統(tǒng)取得的進(jìn)步已經(jīng)使FPGA制造商充滿(mǎn)信心地進(jìn)入了以前由微處理器和ASIC供應(yīng)商壟斷的市場(chǎng)。最近，Xilinx的VirtexTM和Altera的Stratix產(chǎn)品系列分別推出了新器件，進(jìn)一步縮小了性能差距，再次提高了性能標(biāo)準(zhǔn)。盡管這些器件的通用和可配置性吸引了系統(tǒng)設(shè)計(jì)師，但是控制這些器件內(nèi)部工作方式的設(shè)計(jì)規(guī)則及其外部接口協(xié)議的復(fù)雜性導(dǎo)致需要廣泛的培訓(xùn)、基準(zhǔn)設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證。因此，F(xiàn)PGA供應(yīng)商提供了詳盡的硬件和固件支持，旨在幫助系統(tǒng)設(shè)計(jì)
關(guān)鍵字： DC/DC ，解決方案，F(xiàn)PGA

安富利電子元件部推出Virtex-5 FXT FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評(píng)估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場(chǎng)門(mén)陣列(FPGA)為基礎(chǔ)，還包括了一塊評(píng)估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評(píng)估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評(píng)估工具套件

基于FPGA的高速流水線(xiàn)FFT算法實(shí)現(xiàn)

　　0 引言　　有限長(zhǎng)序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長(zhǎng)的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長(zhǎng)序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是一種具有大規(guī)?？删幊涕T(mén)陣列的器件，不僅具有專(zhuān)用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過(guò)開(kāi)發(fā)工具實(shí)現(xiàn)在線(xiàn)編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

系統(tǒng)設(shè)備低功耗設(shè)計(jì)的4個(gè)層次

　　系統(tǒng)級(jí)設(shè)備往往是能耗的最終反映。在考慮功耗降低時(shí)，往往需要從四個(gè)層次來(lái)考慮。在近日舊金山舉行的Electronic Summit2008上，Cadence公司低功耗市場(chǎng)行銷(xiāo)總監(jiān)Mohit Bhatnagar舉例了數(shù)據(jù)中心設(shè)備的低功耗考慮。　　第一是服務(wù)器中心，即綠色電網(wǎng)的問(wèn)題，如果你采用相同的IC、工藝、軟件，你能讓設(shè)計(jì)出的數(shù)據(jù)中心的功耗更低嗎？數(shù)據(jù)分析表明，考察一個(gè)數(shù)據(jù)中心時(shí)，45％的功耗出現(xiàn)在服務(wù)器元件上，諸如存儲(chǔ)器或CPU；另外的45％則是用于冷卻它們。因此，其中90％的功耗是半導(dǎo)體集成電路
關(guān)鍵字：功耗 CPU SoC

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無(wú)關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿(mǎn)足SGMII嚴(yán)格的抖動(dòng)性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

用于便攜式設(shè)備的低功耗MCU系統(tǒng)設(shè)計(jì)方法及應(yīng)用

　　1、便攜式設(shè)備對(duì)處理器提出的挑戰(zhàn) 　　　　隨著電子便攜式設(shè)備在全球的風(fēng)行，人們對(duì)電子便攜式設(shè)備的要求也越來(lái)越高，希望產(chǎn)品有更多的功能，如手機(jī)攝像機(jī)自動(dòng)對(duì)焦與手機(jī)閃信與計(jì)步器；希望產(chǎn)品功耗更低，如無(wú)線(xiàn)設(shè)備、手持POS機(jī)和家庭醫(yī)療產(chǎn)品；希望產(chǎn)品體積更小，如運(yùn)動(dòng)手表；希望產(chǎn)品的保密性好；處理能力強(qiáng)，如便攜式儀器和高精度運(yùn)動(dòng)控制；希望價(jià)格更低和開(kāi)發(fā)周期短。　　　　然而困惑的是，很多的便攜式設(shè)備往往會(huì)同時(shí)要有上面的多個(gè)要求，然而現(xiàn)實(shí)中很難做到：同時(shí)滿(mǎn)足高速處理、低功耗和價(jià)格？ARM高速，但是功耗而
關(guān)鍵字： SoC ARM MCU

如何在SoC設(shè)計(jì)中加入低開(kāi)銷(xiāo)、低功耗的音頻處理功能

如果你打算設(shè)計(jì)一個(gè)包含數(shù)字音頻的SoC系統(tǒng)，或者正在進(jìn)行這樣一個(gè)項(xiàng)目，那么花幾分鐘時(shí)間閱讀本文可以幫助你在各種技術(shù)參數(shù)之間做出更好的平衡，避免設(shè)計(jì)方向出現(xiàn)偏差，提高流片的成功率，從而節(jié)省數(shù)周的開(kāi)發(fā)時(shí)間。我們將為你逐一分析設(shè)計(jì)備選方案，評(píng)估中的關(guān)鍵因素以及由此做出的決策。　　消費(fèi)類(lèi)音頻產(chǎn)品的歷史　　消費(fèi)類(lèi)音頻產(chǎn)品的歷史最早可以追溯到130年前，在開(kāi)始的100年間，音頻回放只能采用模擬技術(shù)。那時(shí)采用數(shù)字技術(shù)的產(chǎn)品體積龐大，價(jià)格昂貴，對(duì)于消費(fèi)類(lèi)產(chǎn)品來(lái)說(shuō)也過(guò)于復(fù)雜。直到1982年，CD光盤(pán)和CD播放器的
關(guān)鍵字： SoC 數(shù)字音頻 CD光盤(pán) MP3

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長(zhǎng)等問(wèn)題。突發(fā)數(shù)據(jù)通信以傳輸中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC