fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

經(jīng)典款嵌入式智能小車的設(shè)計(jì)技巧，提供硬件選型

傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對(duì)裁剪和功能拓展，但是，本項(xiàng)目的課題是通過xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實(shí)現(xiàn)一對(duì)一的拓展，不浪費(fèi)資源，而且基于F
關(guān)鍵字：智能小車 Spartan-6 FPGA 電源穩(wěn)壓芯片全橋驅(qū)動(dòng)

嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計(jì)算返回安全認(rèn)證碼，通過安全認(rèn)證碼與密匙校驗(yàn)，為用戶解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
關(guān)鍵字：嵌入式安全保密模塊軟件版權(quán)保護(hù) FPGA ESMF

基于Atmel AVR單片機(jī)的無線圖像偵檢系統(tǒng)

Atmel公司推出的新一代Atmel32位AVR UC3系列MCU具有1.38 DMIPS/MHz的性能以及先進(jìn)的DSP算法功能，具有高性能和低功耗特性的特點(diǎn)。因此選用Atmel32位AVR UC3系列MCU作為設(shè)計(jì)主體實(shí)現(xiàn)一個(gè)無線圖像偵檢系統(tǒng)，配合協(xié)議中的功耗控制，在能夠較好的實(shí)現(xiàn)功能的情況下達(dá)到節(jié)能環(huán)保的目的。
關(guān)鍵字： AVR單片機(jī) 無線圖像偵檢 DSP

定點(diǎn)TMS320C2xx DSP的V.22 bis modem實(shí)現(xiàn)

本應(yīng)用指南介紹了TI公司的TMS320C2xx定點(diǎn)DSP的V.22 bis modem實(shí)現(xiàn)。
關(guān)鍵字： TI公司 TMS320C2XX DSP 定點(diǎn)DSP

自變模無線電能傳輸全數(shù)字鎖相環(huán)

針對(duì)無線電能傳輸頻率跟蹤設(shè)計(jì)中傳統(tǒng)鎖相環(huán)電路設(shè)計(jì)復(fù)雜、跟蹤速度慢、鎖相頻帶窄和無超前滯后環(huán)節(jié)，單獨(dú)模塊設(shè)計(jì)修改繁瑣等問題,對(duì)自變模全數(shù)字鎖相環(huán)進(jìn)行改進(jìn), 與傳統(tǒng)的全數(shù)字鎖相環(huán)相比，該鎖相環(huán)采用可變模分頻器，使得中心頻率可變，鎖相范圍增大;通過前饋回路進(jìn)行鑒頻調(diào)頻，提高了鎖相速度;同時(shí)，其環(huán)路濾波器采用比例積分結(jié)構(gòu)，使得鎖相輸出無靜差且比例積分參數(shù)依據(jù)相位差自動(dòng)進(jìn)行調(diào)節(jié);通過參數(shù)設(shè)置可調(diào)節(jié)輸出信號(hào)的相位。應(yīng)用modelsim進(jìn)行仿真，并進(jìn)行實(shí)物驗(yàn)證證實(shí)了該設(shè)計(jì)具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
關(guān)鍵字：全數(shù)字鎖相環(huán) 比例積分控制 FPGA 無線電能傳輸 201706

基于FPGA助力高端存儲(chǔ)器接口設(shè)計(jì)

　　高性能系統(tǒng)設(shè)計(jì)師在滿足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時(shí)鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲(chǔ)器和FPGA間的信號(hào)傳遞時(shí)間)，但也為設(shè)計(jì)師帶來了必須解決的新挑戰(zhàn)。　　關(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實(shí)現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要;同時(shí)，更具挑戰(zhàn)性的問題是，如何讓接收到的時(shí)鐘與數(shù)據(jù)中心對(duì)準(zhǔn)
關(guān)鍵字： FPGA 存儲(chǔ)器

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的?！　y(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間，再
關(guān)鍵字： FPGA 分頻

據(jù)說這些錯(cuò)誤工程師們常犯你有沒有中招？

　　電子工程師指從事各類電子設(shè)備和信息系統(tǒng)研究、教學(xué)、產(chǎn)品設(shè)計(jì)、科技開發(fā)、生產(chǎn)和管理等工作的高級(jí)工程技術(shù)人才。一般分為硬件工程師和軟件工程師。　　硬件工程師：主要負(fù)責(zé)電路分析、設(shè)計(jì);并以電腦軟件為工具進(jìn)行PCB設(shè)計(jì)，待工廠PCB制作完畢并且焊接好電子元件之后進(jìn)行測(cè)試、調(diào)試; 　　軟件工程師：主要負(fù)責(zé)單片機(jī)、DSP、ARM、FPGA等嵌入式程序的編寫及調(diào)試。FPGA程序有時(shí)屬硬件工程師工作范疇。　　是人就會(huì)犯錯(cuò)，何況是工程師呢?雖然斗轉(zhuǎn)星移，工程師們卻經(jīng)常犯同樣的錯(cuò)誤!下面，就
關(guān)鍵字：單片機(jī) DSP

關(guān)于FPGA原理圖設(shè)計(jì)之我見

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn);相比于PC或單片機(jī)(無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu))的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入
關(guān)鍵字： FPGA 原理圖

專用DSP核心助陣 SoC支持AI算法非難事

　　雖然英特爾(Intel)、NVIDIA等芯片大廠近期在人工智能(AI)、神經(jīng)網(wǎng)絡(luò)(NN)、深度學(xué)習(xí)(Deep Learning)等領(lǐng)域動(dòng)作頻頻，但半導(dǎo)體領(lǐng)域的其他業(yè)者也沒閑著，而且其產(chǎn)品發(fā)展策略頗有以鄉(xiāng)村包圍城市的味道。益華計(jì)算機(jī)(Cadence)旗下的CPU/DSP處理器核心授權(quán)公司Tensilica，近期便發(fā)表針對(duì)神經(jīng)網(wǎng)絡(luò)算法設(shè)計(jì)的C5 DSP核心授權(quán)方案。在16奈米制程條件下，該核心所占用的芯片面積約僅1平方公厘，卻可提供達(dá)到1TMAC的運(yùn)算效能，而且功耗遠(yuǎn)比CPU、GPU等處理器更低，適合
關(guān)鍵字： DSP AI

基于單片機(jī)和FPGA的簡(jiǎn)易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

　　與傳統(tǒng)模擬示波器相比.數(shù)字存儲(chǔ)示波器不僅具有可存儲(chǔ)波形、體積小、功耗低，使用方便等優(yōu)點(diǎn)，而且還具有強(qiáng)大的信號(hào)實(shí)時(shí)處理分析功能。在電子測(cè)量領(lǐng)域，數(shù)字存儲(chǔ)示波器正在逐漸取代模擬示波器。但目前我國(guó)使用高性能數(shù)字存儲(chǔ)示波器主要依靠國(guó)外產(chǎn)品，而且價(jià)格昂貴。因此研究數(shù)字存儲(chǔ)示波器具有重要價(jià)值。借于此，提出了一種簡(jiǎn)易數(shù)字存儲(chǔ)示波器的設(shè)計(jì)方案，經(jīng)測(cè)試，性能優(yōu)良?！　? 數(shù)字存儲(chǔ)示波器基本工作原理　　數(shù)字存儲(chǔ)示波器與模擬示波器不同在于信號(hào)進(jìn)入示波器后立刻通過高速A/D轉(zhuǎn)換器將模擬信號(hào)前端快速采樣，存儲(chǔ)其數(shù)字化
關(guān)鍵字：單片機(jī) FPGA

【E問E答】FPGA門檻高國(guó)內(nèi)外哪些廠商能玩得轉(zhuǎn)？

　　近幾年，全球半導(dǎo)體行業(yè)的關(guān)鍵詞就是：收購(gòu)、兼并、重組，F(xiàn)PGA領(lǐng)域也發(fā)生了不小的變化。　　三大FPGA(Field-Programmable Gate Array)廠商的收購(gòu)關(guān)閉案：　　Altera(阿爾特拉)：2015年12月，全球第二大FPGA制造商Altera被芯片巨頭英特爾以167億美元完成收購(gòu)，這也是英特爾歷史上最大的一起收購(gòu)。　　Lattice(萊迪思)：2016年4月紫光宣布在公開市場(chǎng)收購(gòu)Lattice 6.07%股權(quán)，致使Lattice的股票股價(jià)大漲18%;2016年11月
關(guān)鍵字： FPGA Xilinx

Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機(jī)和移動(dòng)市場(chǎng)的神經(jīng)網(wǎng)絡(luò)DSP IP

　　楷登電子(美國(guó)Cadence公司)今日正式公布業(yè)界首款獨(dú)立完整的神經(jīng)網(wǎng)絡(luò)DSP —Cadence? Tensilica? Vision C5 DSP，面向?qū)ι窠?jīng)網(wǎng)絡(luò)計(jì)算能力有極高要求的視覺設(shè)備、雷達(dá)/光學(xué)雷達(dá)和融合傳感器等應(yīng)用量身優(yōu)化。針對(duì)車載、監(jiān)控安防、無人機(jī)和移動(dòng)/可穿戴設(shè)備應(yīng)用，Vision C5 DSP 1TMAC/s的計(jì)算能力完全能夠勝任所有神經(jīng)網(wǎng)絡(luò)的計(jì)算任務(wù)。如需了解更多內(nèi)容，請(qǐng)參訪www.cadence.co
關(guān)鍵字： Cadence DSP

收購(gòu)狂潮過后的FPGA市場(chǎng)格局

隨著深度學(xué)習(xí)的崛起，F(xiàn)PGA 市場(chǎng)再次風(fēng)起云涌。2015 年掀起了收購(gòu)狂潮，2016 年至今的市場(chǎng)格局有沒有隨之變化?
關(guān)鍵字： FPGA Xilinx

萊迪思半導(dǎo)體推出全新的嵌入式視覺開發(fā)套件，適用于移動(dòng)相關(guān)的邊緣應(yīng)用

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布推出全新的嵌入式視覺開發(fā)套件，它是首款專為需要靈活的低成本、低功耗圖像處理架構(gòu)的移動(dòng)相關(guān)系統(tǒng)設(shè)計(jì)優(yōu)化的開發(fā)套件。這款獨(dú)一無二的解決方案是一個(gè)模塊化的平臺(tái)，采用萊迪思FPGA、ASSP以及可編程ASSP (pASSP)器件，能夠?yàn)楣I(yè)、汽車以及消費(fèi)電子市場(chǎng)上各類嵌入式視覺解決方案提供靈活性和低功耗這兩者間的最佳平衡。　　這款全新的嵌入式視覺開發(fā)套件充分利用萊迪思智能互連和加速產(chǎn)品系列的優(yōu)勢(shì)，為客戶提供全面集成的解決方案，可用于設(shè)
關(guān)鍵字：萊迪思 FPGA