fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
視頻監(jiān)控系統(tǒng)的智能化設(shè)計(jì)方案匯總，包括無線設(shè)計(jì)
- 視頻監(jiān)控系統(tǒng)的智能化設(shè)計(jì)方案匯總，包括無線設(shè)計(jì)、DSP設(shè)計(jì)等, 視頻監(jiān)控系統(tǒng)是由攝像、傳輸、控制、顯示、記錄登記5大部分組成。攝像機(jī)通過同軸視頻電纜將視頻圖像傳輸?shù)娇刂浦鳈C(jī)，控制主機(jī)再將視頻信號分配到各監(jiān)視器及錄像設(shè)備，同時可將需要傳輸?shù)恼Z音信號同步錄入到錄像機(jī)內(nèi)
- 關(guān)鍵字： 視頻監(jiān)控系統(tǒng) 無線 DSP WiMAX ARM
基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)
- 基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng), 應(yīng)用背景由于寬帶網(wǎng)絡(luò)近年來在世界各地的高速發(fā)展，高品質(zhì)的音視頻壓縮技術(shù)不斷推陳出新，更高的壓縮比率加上更寬的帶寬，使得互聯(lián)網(wǎng)用戶在互聯(lián)網(wǎng)上觀看高品質(zhì)電視節(jié)目的愿望不再是幻想。美國、意大利、法國、加拿大
- 關(guān)鍵字： 網(wǎng)絡(luò)視頻監(jiān)控 關(guān)鍵幀 提取技術(shù) 寬帶網(wǎng)絡(luò) FPGA
9種以太網(wǎng)接口的設(shè)計(jì)與實(shí)現(xiàn)，涵蓋原理分析及電路圖
- 9種以太網(wǎng)接口的設(shè)計(jì)與實(shí)現(xiàn)，涵蓋原理分析及電路圖等, 網(wǎng)絡(luò)接口指的網(wǎng)絡(luò)設(shè)備的各種接口，我們現(xiàn)今正在使用的網(wǎng)絡(luò)接口都為以太網(wǎng)接口。常見的以太網(wǎng)接口類型有RJ-45接口，RJ-11接口，SC光纖接口，F(xiàn)DDI接口，AUI接口，BNC接口，Console接口。本文為大家介紹各種以太網(wǎng)接口
- 關(guān)鍵字： 以太網(wǎng)接口 AVR 嵌入式 DSP 虛擬儀器
基于DSP的忙音檢測設(shè)計(jì)
- 忙音是某一頻率單音和靜音交互出現(xiàn)的一種提示音，通常用于表示電話占線。在某些實(shí)際應(yīng)用過程中，需要對這種忙音進(jìn)行檢測。現(xiàn)階段這類的信號音
- 關(guān)鍵字： DSP 忙音檢測 設(shè)計(jì)
FPGA實(shí)戰(zhàn)演練邏輯篇3：FPGA與CPLD
- 盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上
- 關(guān)鍵字： FPGA 實(shí)戰(zhàn)演練 CPLD
FPGA 6部分組成基本結(jié)構(gòu)簡析
- FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個單元
- 關(guān)鍵字： FPGA 基本結(jié)構(gòu) 簡析
基于FPGA的DDR3控制器設(shè)計(jì)
- 基于FPGA的DDR3控制器設(shè)計(jì),摘要 介紹了DDR3 SDRAM的技術(shù)特點(diǎn)、工作原理，以及控制器的構(gòu)成。利用Xilinx公司的MIG軟件工具在Virtex-6系列FPGA芯片上，實(shí)現(xiàn)了控制器的設(shè)計(jì)方法，并給出了ISim仿真驗(yàn)證結(jié)果，驗(yàn)證了該設(shè)計(jì)方案的可行性。DDR3 SDRAM
- 關(guān)鍵字： FPGA DDR3 SDRAM控制器 MIG ISim
混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn)
- 混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn),摘要：隨著電子對抗技術(shù)的快速發(fā)展，在有源式干擾機(jī)中需要用到數(shù)字高斯白噪聲。通過對混合同余法產(chǎn)生隨機(jī)序列的原理研究，本文提出了一種利用FPGA產(chǎn)生高斯白噪聲的方法。該方法在PC主控端的控制下，采用ROM查找表的方
- 關(guān)鍵字： 高斯白噪聲 混合同余法 FPGA Verilog HDL
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473