fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于FPGA的三軸伺服控制器的設(shè)計(jì)優(yōu)化
- 目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會(huì)大打折扣，因此以FPGA為控制核心，對應(yīng)用于機(jī)載三軸伺服控制平臺(tái)的控制器進(jìn)行了設(shè)計(jì)與優(yōu)化。 1 總體方案 FPGA(Field-Prograromable Gate Array，現(xiàn)場可編程門陣列)是在PAL，GAL，CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念，內(nèi)部包括可配置
- 關(guān)鍵字： FPGA 伺服控制器
基于FPGA的伺服驅(qū)動(dòng)器分周比設(shè)計(jì)與實(shí)現(xiàn)
- 引 言 電動(dòng)機(jī)是各類數(shù)控機(jī)床的重要執(zhí)行部件。要實(shí)現(xiàn)對電動(dòng)機(jī)的精確位置控制，轉(zhuǎn)子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構(gòu)造簡單，機(jī)械壽命長，易實(shí)現(xiàn)高分辨率等優(yōu)點(diǎn)，已被廣泛采用。增量式光電編碼器輸出有A，B，Z三相信號(hào)，其中A相和B相相位相差90°，Z相是編碼器的“零位”，每轉(zhuǎn)只輸出一個(gè)脈沖。在應(yīng)用中，經(jīng)常需要對A相、B相正交脈沖按照一定的比例，即分周比進(jìn)行分頻。分頻的難點(diǎn)是，無論設(shè)定分
- 關(guān)鍵字： FPGA VHDL
小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘（下）
- 圖中存在較多的模塊，因此在此將每個(gè)模塊的功能做簡單介紹： 另外，Clock_Control模塊為綜合模塊，內(nèi)部包含了時(shí)、分、秒、時(shí)鐘計(jì)數(shù)器模塊和時(shí)間設(shè)定模塊，該模塊的內(nèi)部結(jié)構(gòu)這里小梅哥不做過多介紹，詳細(xì)請參看代碼。 五、 代碼組織方式 本實(shí)驗(yàn)主要學(xué)習(xí)由頂向下的設(shè)計(jì)流程，代碼均為常見風(fēng)格，這里不多做介紹。希望讀者能夠通過代碼架構(gòu)，學(xué)習(xí)領(lǐng)會(huì)這種自頂向下的設(shè)計(jì)結(jié)構(gòu)的優(yōu)勢。 六、 關(guān)鍵代碼解讀 本設(shè)計(jì)中，頂層模塊主要實(shí)現(xiàn)了各個(gè)模塊的例化和數(shù)碼管顯示使能的多路控制，相信看了圖4
- 關(guān)鍵字： FPGA 數(shù)碼鐘
FPGA、CPU、DSP的競爭與融合
- 對FPGA技術(shù)來說，早期研發(fā)在5年前就已開始嘗試采用多核和硬件協(xié)處理加速技術(shù)朝系統(tǒng)并行化方向發(fā)展。在實(shí)際設(shè)計(jì)中，F(xiàn)PGA已經(jīng)成為CPU的硬件協(xié)加速器，很多芯片廠商采用了硬核或軟核CPU+FPGA的模式，今后這一趨勢也將繼續(xù)下去。 CPU+FPGA模式的興起 賽靈思根據(jù)市場需求，率先于2010年4月28日發(fā)布了集成ARM Cortex-A9CPU和28nmFPGA的可擴(kuò)展式處理平臺(tái)(Extensible Processing Platform)架構(gòu)。 該公司全球市場營銷及業(yè)務(wù)開發(fā)高級(jí)副
- 關(guān)鍵字： FPGA DSP
基于FPGA的結(jié)構(gòu)光圖像中心線提取
- 在線結(jié)構(gòu)光視覺三維測量系統(tǒng)中，為了實(shí)現(xiàn)對結(jié)構(gòu)光圖像線條紋中心的實(shí)時(shí)高精度提取，本文采用了極值法、閾值法和灰度重心法相結(jié)合的中心線提取方法。利用現(xiàn)場可編程門陣列器件(FPGA)的流水線技術(shù)以及并行技術(shù)的硬件設(shè)計(jì)來完成運(yùn)算，保證了光條紋中心點(diǎn)的實(shí)時(shí)準(zhǔn)確提取。實(shí)驗(yàn)表明采用FPGA 實(shí)現(xiàn)圖像處理的專用算法能滿足圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)準(zhǔn)確提取的要求。
- 關(guān)鍵字： 結(jié)構(gòu)光圖像 中心線提取 FPGA 201506
基于FPGA的PCM-FM遙測中頻接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)
- 本文設(shè)計(jì)實(shí)現(xiàn)了一款基于FPGA的PCM-FM遙測中頻接收機(jī)，在FPGA中實(shí)現(xiàn)遙測信號(hào)解調(diào)、位同步、幀同步等功能，系統(tǒng)碼速率、幀長、幀同步碼可靈活設(shè)置。接收機(jī)硬件結(jié)構(gòu)簡單，主要包括FPGA、ADC、電源轉(zhuǎn)換芯片、USB接口芯片等常用器件，可單板實(shí)現(xiàn)，達(dá)到低成本、小型化設(shè)計(jì)要求。性能測試表明，中頻接收機(jī)滿足設(shè)計(jì)指標(biāo)要求，目前該接收機(jī)已服務(wù)于多個(gè)項(xiàng)目。
- 關(guān)鍵字： 遙測系統(tǒng) 中頻接收機(jī) 位同步 幀同步 FPGA 201506
一種低誤碼率的ADS-B接收機(jī)的設(shè)計(jì)
- 針對廣播式自動(dòng)相關(guān)監(jiān)控(ADS-B)接收機(jī)存在高誤碼率的問題，設(shè)計(jì)一種基于FPGA的ADS-B接收機(jī)，通過ADC電路轉(zhuǎn)換解調(diào)后的模擬信號(hào)為數(shù)字信號(hào)，并利用FPGA的并行處理的特點(diǎn)，采用流水線方式處理ADS-B信號(hào);利用有關(guān)數(shù)字濾波和數(shù)字信號(hào)提取算法，計(jì)算得到ADS-B信息，并經(jīng)過PL2303HX發(fā)送電腦上位機(jī)中。實(shí)驗(yàn)結(jié)果證明，可以較好地完成1090MHz ES ADS-B信號(hào)的接收，實(shí)現(xiàn)了內(nèi)部數(shù)字信號(hào)濾波算法和CRC校驗(yàn)，有效地降低設(shè)備的誤碼率。
- 關(guān)鍵字： ADS-B FPGA 1090MHz 201506
零基礎(chǔ)學(xué)FPGA （十九） 探秘SOPC
- 今天是來北京的第8天了，想想過的蠻快的，在這8天里呢，由于這邊正在開SOPC的課程，自己對這方面之前只是了解過，知道有SOPC這回事，但是從來沒有接觸過，正好有這個(gè)機(jī)會(huì)讓我蹭了幾天的課，算是對這東西有了深入的了解吧。課程講的很快，短短4天的功夫就從入門講到了我認(rèn)為比較難懂的方面，不過還好，經(jīng)過我這幾天的消化，之前也有點(diǎn)基礎(chǔ)，理解一下還是沒什么問題的，只不過讓我去操作一個(gè)有點(diǎn)難度的外設(shè)的話，我估計(jì)還得下點(diǎn)功夫了~ 講SOPC的郝老師跟我住一個(gè)屋，郝老師人很不錯(cuò)，也很年輕，也是個(gè)90后，這幾天跟著郝
- 關(guān)鍵字： FPGA SOPC
有關(guān)室內(nèi)定位及導(dǎo)航設(shè)計(jì)方案縱覽，包括RFID、DSP等
- 在室內(nèi)環(huán)境無法使用衛(wèi)星定位時(shí)，使用室內(nèi)定位技術(shù)作為衛(wèi)星定位的輔助定位，解決衛(wèi)星信號(hào)到達(dá)地面時(shí)較弱、不能穿透建筑物的問題。最終定位物體當(dāng)前所處的位置。本文為您介紹幾種室內(nèi)定位及導(dǎo)航的具體方案，僅供參考。 基于DSP的室內(nèi)慣性導(dǎo)航系統(tǒng)設(shè)計(jì) 本文將選用低成本的MEMS器件，結(jié)合DSP和卡爾曼濾波算法，能實(shí)現(xiàn)較高精度的輪式小車導(dǎo)航和定位。 基于RFID的二維室內(nèi)定位算法的實(shí)現(xiàn) 本文提出另一種方法，在二維平面上只需使用4個(gè)參考標(biāo)簽及2個(gè)遠(yuǎn)距RFID讀取器，即可實(shí)現(xiàn)二維室內(nèi)定位，大大降低了
- 關(guān)鍵字： DSP MEMS
基于DSP的室內(nèi)慣性導(dǎo)航系統(tǒng)設(shè)計(jì)
- 輪式遙控機(jī)器人已經(jīng)應(yīng)用在地震、火災(zāi)等一些危險(xiǎn)的室內(nèi)區(qū)域進(jìn)行救援和探測，或執(zhí)行反恐任務(wù)。由于在這些特殊的環(huán)境下存在諸多的未知因素，且室內(nèi)無GPS信號(hào)，人們不得不依靠先進(jìn)的科學(xué)技術(shù)和儀器來獲取遙控機(jī)器人小車的導(dǎo)航信息。但是目前輪式運(yùn)動(dòng)小車主要采用的導(dǎo)航傳感方式有視覺、光電、超聲、里程計(jì)等，比較容易被外界環(huán)境干擾，不能滿足廣大市場的需求。 但是慣性導(dǎo)航裝備安置在運(yùn)載體內(nèi)，工作時(shí)不依賴外界信息，也不向外界輻射能量，不容易遭到滋擾，是一種自立式導(dǎo)航系統(tǒng)，優(yōu)于上述的導(dǎo)航傳感例子。并且近年來MEMS(微機(jī)電系
- 關(guān)鍵字： DSP JTAG
Altera推出新套件加速FPGA和SoC設(shè)計(jì)
- Altera推出Quartus II軟體新套件--Spectra-Q。以提高下一代可程式化元件的設(shè)計(jì)效能，縮短產(chǎn)品面市時(shí)間。新產(chǎn)品能縮短編譯時(shí)間，提供通用、快速追蹤設(shè)計(jì)輸入和置入式IP整合特性，令采用現(xiàn)場可編程閘陣列(FPGA)和系統(tǒng)單晶片(SoC)的設(shè)計(jì)快馬加鞭，使用者可在更高抽象層級(jí)上設(shè)計(jì)與實(shí)現(xiàn)，大幅縮短設(shè)計(jì)時(shí)間。 Altera軟體和IP市場資深總監(jiān)Alex Grbic表示，F(xiàn)PGA和SoC具有數(shù)百萬個(gè)邏輯單元的元件，支援幾百種介面的通訊協(xié)定，提供新的硬式核心功能模組，提高元件的功能，因此須
- 關(guān)鍵字： Altera FPGA
Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)
- Altera公司(NASDAQ: ALTR)今天宣布，為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。 在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類產(chǎn)品必
- 關(guān)鍵字： Altera FPGA
Altera經(jīng)過認(rèn)證的28 nm FPGA、SoC和工具流加速IEC 61508兼容設(shè)計(jì)
- Altera公司今天宣布，為使用Altera現(xiàn)場可編程門陣列(FPGA)的系統(tǒng)設(shè)計(jì)人員提供最新版本的工業(yè)功能安全數(shù)據(jù)套裝(第3版)。安全套裝提供TÜV Rheinland認(rèn)證的工具流、IP和包括Cyclone V FPGA在內(nèi)的器件，使得支持IEC 61508的安全完整性等級(jí)3 (SIL3)的工業(yè)安全解決方案產(chǎn)品能夠更迅速面市。 在工業(yè)安全強(qiáng)制要求下，工業(yè)設(shè)備必須經(jīng)過認(rèn)證以確保承載安全功能的電氣、電子和可編程電子系統(tǒng)滿足工業(yè)標(biāo)準(zhǔn)安全指南。一般而言，這類產(chǎn)品必須符合IEC 61508
- 關(guān)鍵字： Altera FPGA
易于工程實(shí)現(xiàn)的脈沖信號(hào)實(shí)時(shí)測頻算法
- 脈沖信號(hào)是現(xiàn)代雷達(dá)主要采用的信號(hào)形式，脈沖信號(hào)頻率測量是雷達(dá)偵察中不可或缺的環(huán)節(jié)，對雷達(dá)對抗起著重要的作用。數(shù)字化處理是雷達(dá)對抗系統(tǒng)發(fā)展的趨勢之一，常用的數(shù)字測頻方法包括過零點(diǎn)檢測法、相位差分法、快速傅里葉變換( FFT)法和現(xiàn)代譜估計(jì)法。其中FFT法工程可實(shí)現(xiàn)性強(qiáng)，實(shí)時(shí)性好，且適用于寬帶偵收，因此在工程中得到廣泛應(yīng)用。 本文以時(shí)寬較短( 0. 2～1μs)的正弦波脈沖信號(hào)為研究對象，分析了傳統(tǒng)FFT測頻法的不足之處，從工程應(yīng)用角度分析了提高測頻精度的改進(jìn)方法，并提出了基于FPGA的全數(shù)字
- 關(guān)鍵字： 脈沖信號(hào) FPGA
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473