fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA的LCD顯示遠(yuǎn)程更新

LED顯示屏的廣泛應(yīng)用使用戶迫切需要實(shí)現(xiàn)對(duì)其遠(yuǎn)程控制，本文詳細(xì)的介紹了LCD顯示的遠(yuǎn)程更新，想要了解全面的信息請(qǐng)參照文章。
關(guān)鍵字： FPGA LCD 遠(yuǎn)程更新 TCP/IP協(xié)議

能效規(guī)則將改變電機(jī)控制設(shè)計(jì)

電機(jī)控制正在成為電力行業(yè)中變化最快的技術(shù)領(lǐng)域，為實(shí)現(xiàn)更新更嚴(yán)格的能效目標(biāo)，其各方面必須要有新的發(fā)展。
關(guān)鍵字：電機(jī)控制 DSP

Altera和IBM發(fā)布具有一致性共享存儲(chǔ)器的FPGA加速POWER系統(tǒng)

　　Altera公司和IBM今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺(tái)，通過IBM的一致性加速器處理器接口(CAPI)，實(shí)現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲(chǔ)器，顯著提高了高性能計(jì)算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級(jí)計(jì)算2014年度大會(huì)上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實(shí)現(xiàn)連續(xù)加速。　　通過與OpenPOWER基金會(huì)一起工作，Altera和IBM開發(fā)了非常靈活的異構(gòu)計(jì)算解決方案，
關(guān)鍵字： Altera IBM FPGA

ADI推出最新快速原型制作套件AD-FMCDAQ2-EB

　　Analog Devices, Inc. (ADI: NASDAQ) 最近推出一款快速原型制作套件，其可簡化寬動(dòng)態(tài)范圍 GSPA 數(shù)據(jù)轉(zhuǎn)換器到 FPGA(現(xiàn)場可編程門陣列)的連接。數(shù)字和模擬設(shè)計(jì)人員可以采用快速原型制作套件 AD-FMCDAQ2-EBZ ，在主要的 FPGA 平臺(tái)(包括 Xilinx 的 UltraScale FPGA，以及 Zynq 用于雷達(dá)、儀器儀表、無線電和其它數(shù)據(jù)采集應(yīng)用的所有可編程 SoC 器件)上快速地對(duì)高速 JEDEC JESD204B SerDes(串行器/解串器)G
關(guān)鍵字： ADI FPGA SoC

FPGA研發(fā)之道(18)-設(shè)計(jì)不是湊波形(八)總線（上）

　　如果設(shè)計(jì)中有多個(gè)模塊，每個(gè)模塊內(nèi)部有許多寄存器或者存儲(chǔ)塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下：　　實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個(gè)數(shù)較多，導(dǎo)致頂層中寄存器的數(shù)目也會(huì)較多。　　實(shí)現(xiàn)方式二：通過總線進(jìn)行連接，為每個(gè)模塊分配一個(gè)地址范圍。這樣寄存器等擴(kuò)展就可以在模塊內(nèi)部進(jìn)行擴(kuò)展，而不用再頂層進(jìn)行過多的頂層互聯(lián)。如下圖所示：　　 ? 　　那如果進(jìn)行總線的選擇，那么有一種
關(guān)鍵字： FPGA AVALON

FPGA研發(fā)之道(17)-化繁為簡

　　有個(gè)笑話說，有個(gè)病人感冒了，于是去看醫(yī)生，醫(yī)生診斷后說，你得了感冒，但是我只會(huì)治療肺炎，不如你回家再澆點(diǎn)涼水，把病惡化成肺炎，那我能治了。這個(gè)笑話展示了庸醫(yī)誤人。但是另一方面，從邏輯上來講，醫(yī)生則是一個(gè)把未知問題轉(zhuǎn)化成已知問題的高手。　　不說笑話，下面出兩個(gè)題目，其分別是　　問題1：運(yùn)用數(shù)字電路，如何將一個(gè)時(shí)鐘域的上升沿，轉(zhuǎn)換成另一個(gè)時(shí)鐘域的脈沖信號(hào)(單周期信號(hào))。　　問題2：運(yùn)用數(shù)字電路，如何將一個(gè)時(shí)鐘域的脈沖信號(hào)(單周期信號(hào))，轉(zhuǎn)換成另一個(gè)時(shí)鐘域的上升沿。　　可能乍一看，這兩個(gè)題目
關(guān)鍵字： FPGA 數(shù)字電路

FPGA研發(fā)之道(16)-可測性設(shè)計(jì)—從大數(shù)據(jù)開始說起

　　當(dāng)下，最火的學(xué)問莫過于《大數(shù)據(jù)》，大數(shù)據(jù)的核心思想就是通過科學(xué)統(tǒng)計(jì)，實(shí)現(xiàn)對(duì)于社會(huì)、企業(yè)、個(gè)人的看似無規(guī)律可循的行為進(jìn)行更深入和直觀的了解。FPGA的可測性也可以對(duì)FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計(jì)查詢，來實(shí)現(xiàn)對(duì)FPGA內(nèi)部BUG的探查。　　可測性設(shè)計(jì)對(duì)于FPGA設(shè)計(jì)來說，并不是什么高神莫測的學(xué)問。FPGA的可測性設(shè)計(jì)的目的在設(shè)計(jì)一開始，就考慮后續(xù)問題調(diào)試，問題定位等問題。要了解FPGA可測性設(shè)計(jì)，只不過要回答幾個(gè)問題，那就是：　　(1) 設(shè)計(jì)完成如何進(jìn)行測試? 　　(2)
關(guān)鍵字： FPGA JTAG

FPGA研發(fā)之道(15)-設(shè)計(jì)不是湊波形（五）接口設(shè)計(jì)

　　作為FPGA工程師來說，碰到新的問題是設(shè)計(jì)中最常見的事情了，技術(shù)發(fā)展趨勢日新月異，所以經(jīng)常會(huì)有新的概念，新的需求，新的設(shè)計(jì)等待去實(shí)現(xiàn)。不是每個(gè)通過BAIDU或者GOOGLE都有答案。　　因此，新的設(shè)計(jì)經(jīng)常會(huì)有，那如何實(shí)現(xiàn)? 　　假設(shè)，F(xiàn)PGA需要設(shè)計(jì)一個(gè)接口模塊，那我們就需要了解一下幾個(gè)問題：　　(1) 同步接口還是異步接口模塊; 　　(2) 有哪些信號(hào)，功能是什么? 　　(3) 信號(hào)之間時(shí)序關(guān)系是什么? 　　(4) 傳遞的效率能夠達(dá)到多少; 　　(5) 等等! 　　誰會(huì)給予這些答
關(guān)鍵字： FPGA 測試接口

FPGA研發(fā)之道(14)寫在coding之前的鐵律

　　寫在coding之前的那些鐵律　　(1)注釋：好的代碼首先必須要有注釋，注釋至少包括文件注釋，端口注釋，功能語句注釋。　　文件注釋：文件注釋就是一個(gè)說明文：這通常在文件的頭部注釋，用于描述代碼為那個(gè)工程中，由誰寫的，日期是多少，功能描述，有哪些子功能，及版本修改的標(biāo)示。這樣不論是誰，一目了然。即使不寫文檔，也能知道大概。　　接口描述：module的接口信號(hào)中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號(hào)線轉(zhuǎn)換成SRAM接口
關(guān)鍵字： FPGA coding 時(shí)序

基于DSP在線式UPS不間斷電源控制系統(tǒng)的研究

　　引言　　隨著計(jì)算機(jī)的普及和信息處理技術(shù)的廣泛應(yīng)用，不間斷電源UPS在關(guān)鍵負(fù)載連接至公共電網(wǎng)方面扮演著重要角色。它們旨在為處于任何正常或異常實(shí)用電源條件下的負(fù)載提供清潔、持續(xù)的電源。德州儀器(TI)TMS320F28335 DSP為在線UPS設(shè)計(jì)提供增強(qiáng)的、經(jīng)濟(jì)高效的解決方案，可以高速執(zhí)行多種控制算法，從而使實(shí)現(xiàn)高采樣速率成為可能。　　本文實(shí)現(xiàn)了基于TMS320F28335的不間斷電源控制系統(tǒng)的設(shè)計(jì)，該系統(tǒng)能夠在單芯片中實(shí)現(xiàn)在線UPS的多控制環(huán)路，從而提高集成度并降低系統(tǒng)成本。數(shù)字控制還為每個(gè)控
關(guān)鍵字：德州儀器 DSP UPS

基于FPGA的LCD顯示遠(yuǎn)程更新

　　1 項(xiàng)目背景　　1.1 研究背景　　LCD顯示屏的應(yīng)用越來越廣，數(shù)量越來越多。LCD顯示屏應(yīng)用廣泛，無處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場帶來了巨大的商機(jī)。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實(shí)時(shí)管理與有效維護(hù)，不便于及時(shí)更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶迫切需要實(shí)現(xiàn)對(duì)LED顯示屏的遠(yuǎn)程控制。
關(guān)鍵字： FPGA LCD Microblaze

基于FPGA的Viterbi譯碼器設(shè)計(jì)及實(shí)現(xiàn)

　　卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計(jì)快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計(jì)的最佳方法。項(xiàng)目目的是用FPGA實(shí)現(xiàn)一個(gè)Viterbi譯碼器。　　一、譯碼器功能分析　　譯碼器是一種具有“翻譯”功能的邏輯電路，這
關(guān)鍵字： FPGA Viterbi 譯碼器

基于Blackfin的智能IP Camera系統(tǒng)設(shè)計(jì)

　　1.背景及概述　　近年來，隨著嵌入式應(yīng)用越來越復(fù)雜，應(yīng)用場合越來越多，特別是多媒體功能在各個(gè)領(lǐng)域飛速發(fā)展，高性能計(jì)算變得無處不在，從消費(fèi)電子，網(wǎng)絡(luò)通訊到工業(yè)控制和監(jiān)控，大多數(shù)應(yīng)用都需要更高的數(shù)字信號(hào)處理能力。出于成本和設(shè)計(jì)難度的考慮，人們傾向于使用單顆芯片完成所有的工作，傳統(tǒng)的DSP處理器和MCU處理器開始以多種形式進(jìn)行融合：　　1.傳統(tǒng)的MCU+DSP合作方案被集成到一顆芯片封裝內(nèi);或者進(jìn)一步實(shí)現(xiàn)為真正的異構(gòu)多核，可以共享部分甚至全部外部設(shè)備。　　2.以SoC的形式為MCU加上基于固定硬
關(guān)鍵字： Blackfin IP Camera DSP

DSP編程技巧之27---答疑解惑哪家強(qiáng)之（2）

　　答疑解惑哪家強(qiáng)?我們EEPW最強(qiáng)。。。所以接下來繼續(xù)我們的答疑解惑。　　8. 含有CLA加速器的CPU必備的編譯器選項(xiàng)? 　　除了問答4、5、7提到的選項(xiàng)之外，CLA CPU對(duì)編譯器也有一定的要求，如表2所示。　　表2 CLA CPU必備的編譯器選項(xiàng) 　　9. “大內(nèi)存模型”和“小內(nèi)存模型”的區(qū)別是什么? 　　C28x一般使用大內(nèi)存模型，假設(shè)數(shù)據(jù)可以存放在存儲(chǔ)單元的任何可用空間中。小內(nèi)存模型的提出其實(shí)針對(duì)的是基于C27x模式CPU的代碼，它
關(guān)鍵字： DSP CPU 編譯器

DSP編程技巧之26---答疑解惑哪家強(qiáng)之（1）

　　在我們EEPW的牛人業(yè)話欄目里，已經(jīng)連載了25篇有關(guān)于DSP編程技巧的文章。了解了這些技巧，相當(dāng)于工具已經(jīng)在手，但是每個(gè)人都是有一定的學(xué)習(xí)曲線的，工具的使用都是一個(gè)熟能生巧的過程，在這一過程中難免有一些疑惑的，所以我們總結(jié)大家在學(xué)習(xí)DSP編程過程中經(jīng)常遇到的問題，做一些集中解惑，希望對(duì)大家有所幫助。　　1. DSP編程技巧到底有什么好資料? 　　話說專門深入講解這個(gè)的資料并不是太多，因?yàn)榇蟛糠諨SP書籍都是講解算法或者寄存器是怎么使用的，那盡量羅列一下(如有遺漏請(qǐng)?jiān)谠u(píng)論區(qū)補(bǔ)充)，有：　　(1
關(guān)鍵字： DSP CLA VCU