<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> fpga+dsp

          Altera宣布開始提供Cyclone V SoC開發(fā)套件

          • Altera公司(NASDAQ: ALTR)日前宣布,開始提供Cyclone? V SoC開發(fā)套件,這一開發(fā)平臺(tái)加速了硬件和軟件開發(fā)人員的嵌入式系統(tǒng)設(shè)計(jì)開發(fā)。這一套件是與ARM合作開發(fā)的,安裝了最近發(fā)布的ARM? Development Studio 5 (DS-5?) Altera?版工具包軟件,這是業(yè)界唯一的FPGA自適應(yīng)調(diào)試軟件,支持設(shè)計(jì)人員同時(shí)查看器件的處理器和FPGA部分。
          • 關(guān)鍵字: Altera  ARM  FPGA  嵌入式  

          基于W5100的嵌入式網(wǎng)絡(luò)通信系統(tǒng)

          • 文中介紹了一種基于新型獨(dú)立以太網(wǎng)接口芯片W5100的軟硬件設(shè)計(jì)方法。詳細(xì)介紹了新型獨(dú)立以太網(wǎng)控制器W5100的結(jié)構(gòu)、功能、外圍電路,并對(duì)W5100與DSP通訊和兩者TCP/IP協(xié)議棧的實(shí)現(xiàn)進(jìn)行了軟硬件設(shè)計(jì)。
          • 關(guān)鍵字: W5100芯片  DSP  以太網(wǎng)  TCP/IP協(xié)議棧  

          基于FPGA的自定義總線MCMB的設(shè)計(jì)與實(shí)現(xiàn)

          • 針對(duì)現(xiàn)在對(duì)機(jī)載數(shù)據(jù)采集系統(tǒng)中總線技術(shù)的要求,采用Altera公司的CycloneIII系列FPGA EP3C40F484,在數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)了自定義數(shù)據(jù)采集總線MCMB的設(shè)計(jì)。通過(guò)Modelsim進(jìn)行功能仿真,并利用QuartusⅡ自帶的仿真軟件SignaltapⅡ在FPGA上調(diào)試驗(yàn)證總線IP核設(shè)計(jì)的正確性。
          • 關(guān)鍵字: FPGA  MCMB  自定義  總線    

          基于FPGA的視頻采集顯示系統(tǒng)

          • 摘要 設(shè)計(jì)實(shí)現(xiàn)一種基于FPGA的視頻采集顯示系統(tǒng),包括視頻圖像的采集、處理與顯示3個(gè)部分。視頻圖像部分采用CCD攝像頭OV7670作為視頻數(shù)據(jù)的采集,利用在FPGA中構(gòu)建FIFO并配合SDRAM高速讀寫實(shí)現(xiàn)視頻圖像數(shù)據(jù)的高速緩存
          • 關(guān)鍵字: FPGA  視頻采集  顯示系統(tǒng)    

          德州儀器在KeyStone多核DSP上實(shí)施H.265

          • 日前,德州儀器 (TI) 宣布推出一款基于業(yè)界最新視頻編碼標(biāo)準(zhǔn) H.265 的前期制造編解碼器。該器件針對(duì) TI 基于 KeyStone 的多核數(shù)字信號(hào)處理器 (DSP) TMS320C6678 進(jìn)行了優(yōu)化。H.265 標(biāo)準(zhǔn)經(jīng)過(guò)精心設(shè)計(jì),可充分發(fā)揮并行處理優(yōu)勢(shì),使 C6678 多核 DSP 成為理想的 H.265 實(shí)施平臺(tái)
          • 關(guān)鍵字: TI  H.265  DSP  

          基于VHDL的數(shù)字濕度計(jì)研究

          • 濕度計(jì)是一種常用的檢測(cè)儀器,文中利用FPGA器件與HS1101濕度傳感器設(shè)計(jì)實(shí)現(xiàn)了一種簡(jiǎn)易的數(shù)字濕度計(jì),用于檢測(cè)室內(nèi)濕度。該濕度計(jì)具有結(jié)構(gòu)簡(jiǎn)單、測(cè)量準(zhǔn)確性高、穩(wěn)定性好等優(yōu)點(diǎn)。
          • 關(guān)鍵字: 濕度  濕度傳感器  VHDL  FPGA  

          基于DSP+FPGA的多相變頻控制器設(shè)計(jì)

          • 在電機(jī)驅(qū)動(dòng)系統(tǒng)應(yīng)用中,多相電機(jī)驅(qū)動(dòng)系統(tǒng)可以應(yīng)用在供電電壓受限制的場(chǎng)合,其作用是:(1)解決低壓大功率的問題;(2)減小振動(dòng)和噪音。由于電機(jī)相數(shù)增加,輸出轉(zhuǎn)矩脈動(dòng)減小、脈動(dòng)頻率增加,使驅(qū)動(dòng)系統(tǒng)低速特性得到很大的
          • 關(guān)鍵字: FPGA  DSP  多相  變頻控制器    

          基于FPGA的UART 16倍頻采樣的VHDL設(shè)計(jì)

          • 概述隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展,可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用,而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來(lái)越多用戶根據(jù)自己的需要,以
          • 關(guān)鍵字: FPGA  UART  VHDL  倍頻    

          一種散列表的FPGA設(shè)計(jì)與實(shí)現(xiàn)

          • 文章在簡(jiǎn)要介紹散列表工作原理的基礎(chǔ)上,提出了一種分離鏈接散列表的FPGA實(shí)現(xiàn)方案,并對(duì)方案涉及的各功能模塊實(shí)現(xiàn)進(jìn)行了詳細(xì)闡述。
          • 關(guān)鍵字: FPGA    

          一種基于FPGA的實(shí)時(shí)紅外圖像預(yù)處理方法

          • 由于紅外圖像預(yù)處理算法自身的復(fù)雜性,使得紅外圖像在DSP中的預(yù)處理時(shí)間較長(zhǎng)。針對(duì)這一問題,提出一種基于FPGA的實(shí)時(shí)紅外圖像預(yù)處理方法。該方法采用了流水線技術(shù)來(lái)并行完成非均勻校正、空間濾波、直方圖統(tǒng)計(jì)等多個(gè)紅外圖像預(yù)處理算法,對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行了改進(jìn)和優(yōu)化。經(jīng)過(guò)實(shí)驗(yàn)測(cè)試驗(yàn)證,該方法合理可行,能夠?qū)崟r(shí)高效地完成紅外圖像預(yù)處理任務(wù)。與DSP圖像預(yù)處理系統(tǒng)相比可以節(jié)約將近50%的處理時(shí)間。
          • 關(guān)鍵字: FPGA  紅外圖像  方法  預(yù)處理    

          基于Xilinx FPGA的部分動(dòng)態(tài)可重構(gòu)技術(shù)的信號(hào)解調(diào)系

          • 隨著現(xiàn)代通信技術(shù)的迅速發(fā)展,信號(hào)的調(diào)制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對(duì)高速大帶寬的信號(hào)進(jìn)行實(shí)時(shí)解調(diào),現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實(shí)觀,利用FPGA強(qiáng)大的
          • 關(guān)鍵字: Xilinx  FPGA  部分動(dòng)態(tài)可重構(gòu)  信號(hào)解調(diào)系統(tǒng)    

          一種34位串行編碼方法的設(shè)計(jì)及其FPGA實(shí)現(xiàn)

          • 新型艦艇或航空系統(tǒng)中所裝電子設(shè)備數(shù)量較多,布局緊湊,易造成系統(tǒng)內(nèi)部電磁干擾,普通數(shù)字信號(hào)不能夠滿足可靠傳輸?shù)囊?,?duì)普通串行碼進(jìn)行調(diào)制后傳輸信息,可使信號(hào)的抗干擾性能大大增加。RS232、RS422、RS485以及A
          • 關(guān)鍵字: FPGA  串行  編碼  方法    

          Altera展示業(yè)界第一款QPI 1.1 FPGA本地代理

          •   Altera公司在業(yè)界首次展示Intel QuickPath互聯(lián)(QPI)協(xié)議1.1支持的FPGA本地代理(Home Agent)。與Intel的Sandy Bridge XEON處理器相連接,這一演示在Pactron Vigor開發(fā)平臺(tái)上采用了Altera® Stratix® V FPGA,它被配置為本地代理,并同時(shí)支持高速緩存代理(Caching Agent)和本地代理。這一解決方案非常適合低延時(shí)信號(hào)處理、數(shù)據(jù)包處理和嵌入式應(yīng)用設(shè)計(jì),例如,高頻度交易和大數(shù)據(jù),與傳統(tǒng)CPU配置相比,
          • 關(guān)鍵字: Altera  FPGA  Pactron Vigor  

          Altera展示業(yè)界首款20nm制程的32-Gbps收發(fā)器

          • Altera展出了業(yè)界首款具有32-Gbps收發(fā)器功能的可編程器件,在收發(fā)器技術(shù)上樹立了另一關(guān)鍵里程碑。此次展示使用了基于TSMC 20SoC工藝技術(shù)的20 nm器件,該成果證實(shí)了20nm硅片的性能,同時(shí)也向500多位Altera早期使用計(jì)劃的客戶提供了積極的進(jìn)度標(biāo)志——這些客戶正期待著在其高性能需求、以帶寬為中心的應(yīng)用開發(fā)中使用下一代Altera器件。
          • 關(guān)鍵字: Altera  FPGA  收發(fā)器  

          基于ISE設(shè)計(jì)提供低功耗FPGA解決方案

          • 從Xilinx公司推出FPGA二十多年來(lái),研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天,功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。降低FPGA功耗是降低
          • 關(guān)鍵字: FPGA  ISE  低功耗  方案    
          共9854條 229/657 |‹ « 227 228 229 230 231 232 233 234 235 236 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();