<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          FPGA雙雄策略變 圈地為王發(fā)揮能量

          •   在FGPA戰(zhàn)場上,眾所皆知的頭號兩大對手就是Altera與Xilinx。一般認為這兩對手會在同一個戰(zhàn)場上爭個你死我活,然而經(jīng)過多年的鏖戰(zhàn),兩廠商已經(jīng)從過去積極的正面廝殺對決,改而轉(zhuǎn)向較為保守的畫地為王,以既有優(yōu)勢為基礎,固守疆域,進而轉(zhuǎn)化為更大的研發(fā)能量。    ?   據(jù)了解,Xilinx在既有的28奈米FPGA市場已經(jīng)打下穩(wěn)定基礎,而目前xilinx也不側(cè)重在更先進製程上與對手爭個你死我活,反倒是穩(wěn)扎穩(wěn)打固守疆土,選擇將FPGA的可程式化優(yōu)勢發(fā)揮到極致。Xilinx認為,可程式
          • 關鍵字: Altera  FPGA  

          基于萊迪思FPGA的視頻顯示接口的實現(xiàn)

          • 視頻顯示器市場分為:大批量應用,如臺式機、筆記本顯示器和電視機面板;中等批量應用,如小型人機接口(HMI)面板和大尺寸數(shù)字標牌。本文將探討的是大尺寸顯示器面板應用(表1),其中FPGA是一個備受關注的選擇,它可以滿
          • 關鍵字: FPGA  視頻顯示  接口    

          FPGA核心知識詳解(3):那些讓FPGA初學者糾結的仿真

          • 對于FPGA初學者而言,如何正確了解并理解FPGA的仿真是關鍵。應廣大FPGA初學者和愛好者要求,電子發(fā)燒友網(wǎng)編輯根 ...
          • 關鍵字: FPGA  核心知識  仿真  

          CEVA推出AMF- Android多媒體框架

          • 全球領先的硅產(chǎn)品知識產(chǎn)權(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權廠商CEVA公司針對基于Android系統(tǒng)推出全新低能耗軟件框架,它使用異構CPU和DSP系統(tǒng)架構,能夠有效地降低復雜多媒體應用所需的功耗。這款框架稱作Android Multimedia Framework (AMF?),面向包括音頻、語音、成像和視覺的最密集的實時信號處理應用。
          • 關鍵字: CEVA  DSP  Android  

          基于FPGA協(xié)處理器的算法加速的實現(xiàn)

          • 當今的設計工程師受到面積、功率和成本的約束,不能采用GHz級的計算機實現(xiàn)嵌入式設計。在嵌入式系統(tǒng)中,通常是由相對數(shù)量較少的算法決定最大的運算需求。使用設計自動化工具可以將這些算法快速轉(zhuǎn)換到硬件協(xié)處理器中。
          • 關鍵字: FPGA  協(xié)處理器  算法    

          淺析FPGA設計流程及布線資源

          • 1、電路設計與輸入  電路設計與輸入是指通過某些規(guī)范的描述方式,將工程師電路構思輸入給EDA工具。常用的 ...
          • 關鍵字: FPGA  設計流程  布線資源  

          FPGA硬件電路的調(diào)試必備原則和技巧

          • 在調(diào)試FPGA電路時要遵循必須的原則和技巧,才能降低調(diào)試時間,防止誤操作損壞電路。通常情況下,參考以下步驟執(zhí)行 ...
          • 關鍵字: FPGA  硬件電路  調(diào)試必備  

          基于FPGA的自動門控制設計

          • 引 言門和人類文明是孿生的,它伴隨著人類文明的發(fā)展而躍動。21 世紀的今天,門更加突出了安全理念,強調(diào)了有效性:有效地防范、通行、疏散,同時還突出了建筑藝術的理念,強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
          • 關鍵字: FPGA  自動門  控制設計    

          基于FPGA的ARM圖像縮放器的實現(xiàn)

          • ARM是目前全球最大的嵌入式芯片技術的IP提供商,其所擁有的IP已經(jīng)成為眾多芯片設計公司采納的一種技術標準和開發(fā)平臺。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開發(fā)重點,可通過ARM實現(xiàn)LCD控制器來完成對嵌入式
          • 關鍵字: FPGA  ARM  圖像    

          聯(lián)芯科技獲CEVA DSP技術授權許可用于移動芯片

          • 全球領先的硅產(chǎn)品知識產(chǎn)權(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權廠商CEVA公司宣布大唐電信科技產(chǎn)業(yè)集團(Datang Telecom Technology and Industry Group)的核心企業(yè)之一聯(lián)芯科技有限公司(Leadcore Technology Co., Ltd.)已經(jīng)獲得CEVA公司DSP技術和平臺授權許可,用于其下一代移動芯片。
          • 關鍵字: 聯(lián)芯  DSP  CEVA  

          FPGA平臺的VGA圖像顯示的設計與實現(xiàn)

          • 摘要:根據(jù)VGA(Video Graphic Array)的原理,采用VHDL硬件描述語言,設計了一種基于Zedboard FPGA板卡的圖像顯示方案。實驗結果表明,在FPGA實現(xiàn)圖片顯示,達到了預期的效果,依據(jù)該原理,可以實現(xiàn)圖像的采集及在VGA顯示屏上顯示的實現(xiàn)。
          • 關鍵字: VGA  FPGA  圖片顯示  201304  

          基于DSP的嵌入式智能相機的研究

          • 智能相機是一種小型的視覺檢測系統(tǒng),主要運用于工況監(jiān)視,產(chǎn)品檢驗和質(zhì)量監(jiān)控等領域,能夠提高生產(chǎn)制造的柔性和自動化程度。與傳統(tǒng)的PC式視覺系統(tǒng)相比,它具有易學、易用、易維護、易安裝等特點。在此主要是提出了一種嵌入式智能相機的設計方案,它是以ADSP-BF537為系統(tǒng)控制核心,以CMOS傳感器為圖像采集裝置,結合Oscar軟件框架和OpenCV進行軟件設計。最后通過一個檢測條形碼的應用來說明研究出來的智能相機的可行性,并且通過實驗數(shù)據(jù)來說明智能相機運行速度和工作效率。
          • 關鍵字: 相機  研究  智能  嵌入式  DSP  基于  

          基于FPGA的IRIG-B標準DC code編碼器VHDL設計

          • 為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標準DC code信號,采用VHDL語言在FPGA邏輯電路中設計了DC code編碼器硬件電路,通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真,獲得了符合IRIG-B標準的DC code信號。經(jīng)過實踐驗證,該電路具有實現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點,實測同步精度小于1μs。
          • 關鍵字: IRIG-B  FPGA  code  VHDL    

          一種基于FPGA的DDR SDRAM控制器的設計

          • 摘要 對DDR SDRAM的基本工作特性以及時序進行了分析與研究,基于FPGA提出了一種通用的DDRSDRAM控制器設計方案。在Modelaim上通過了軟件功能仿真,并在FPGA芯片上完成了硬件驗證。結果表明,該控制器能夠較好地完成DD
          • 關鍵字: 控制器  設計  SDRAM  DDR  FPGA  基于  

          基于FPGA的面陣CCD成像系統(tǒng)設計

          • 采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器,設計了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時序發(fā)生器產(chǎn)生CCD驅(qū)動信號。采用相關雙采樣技術濾除了視頻信號中的相關噪聲,提高信噪比。在QuartusⅡ9.1開發(fā)環(huán)境下采用VHDL編程,并利用Modelsim SE 6.5仿真軟件進行訪真測試。實驗結果表明,所設計的時序滿足ICX415AL的時序要求,在29.5 MHz的時鐘驅(qū)動下,每秒輸出50幀圖片,能滿足高速跟蹤要求。
          • 關鍵字: FPGA  CCD  面陣  成像    
          共9873條 229/659 |‹ « 227 228 229 230 231 232 233 234 235 236 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();