<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于FPGA的多通道頻率檢測技術(shù)方案

0 引言　　在數(shù)字接收機(jī)的各種參數(shù)中，頻率是最重要的參數(shù)之一，它能反映接收機(jī)的功能和用途、以及頻譜寬度等重要指標(biāo)。傳統(tǒng)的順序測頻技術(shù)一般通過對接收機(jī)頻帶的掃描，對頻域進(jìn)行連續(xù)取樣。該方法原理簡單，技術(shù)成
關(guān)鍵字： FPGA 多通道頻率檢測技術(shù)

Synopsys全新原型驗(yàn)證解決方案將系統(tǒng)性能提高3倍

提供應(yīng)用于芯片和電子系統(tǒng)加速創(chuàng)新的軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS)日前宣布：該公司推出其Synopsys HAPS?-70系列基于FPGA的原型驗(yàn)證系統(tǒng)，從而擴(kuò)展了其HAPS產(chǎn)品線以應(yīng)對系統(tǒng)級芯片(SoC)設(shè)計的不斷增加的規(guī)模及復(fù)雜度。
關(guān)鍵字： Synopsys FPGA HAPS-70

Altera與Northwest Logic開發(fā)RLDRAM 3存儲器接口解決方案

Altera公司 (NASDAQ: ALTR)與FPGA高性能知識產(chǎn)權(quán)(IP)內(nèi)核領(lǐng)先供應(yīng)商N(yùn)orthwest Logic日前宣布，開始提供硬件成熟的1,600 Mbps低延時DRAM (RLDRAM?) 3存儲器接口解決方案，可用于其高端28 nm Stratix? V FPGA。
關(guān)鍵字： Altera FPGA 存儲器

CEVA與Galileo Satellite Navigation合作提供GNSS解決方案

全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司和多系統(tǒng)全球?qū)Ш叫l(wèi)星系統(tǒng) (Global Navigation Satellite System, GNSS)接收器技術(shù)開發(fā)廠商Galileo Satellite Navigation, Ltd. (GSN) 宣布合作，提供用于CEVA-XC and CEVA-TeakLite-III DSP平臺的基于軟件的GNSS解決方案。
關(guān)鍵字： CEVA DSP GSN

CEVA和Rubidium合作提供語音處理解決方案

全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司和嵌入式語音處理技術(shù)全球供應(yīng)商Rubidium Ltd宣布，將合作提供用于智能設(shè)備的增強(qiáng)型語音處理解決方案，集成了Rubidium經(jīng)過市場驗(yàn)證的語音識別、文本至語音轉(zhuǎn)換和生物測定說話者識別及驗(yàn)證軟件套件，與CEVA包括CEVA-TeakLite-4在內(nèi)的CEVA-TeakLite系列DSP內(nèi)核。
關(guān)鍵字： CEVA DSP Rubidium

德州儀器推出帶有數(shù)字解調(diào)器的超聲波模擬前端

日前，德州儀器 (TI) 宣布推出首款集成數(shù)字 I/Q 解調(diào)及抽取功能的模擬前端 (AFE)，可降低超聲波系統(tǒng)與超聲波應(yīng)用(諸如聲納與非破壞性測試等)對 FPGA 處理的要求。除了集成片上數(shù)字 I/Q 解調(diào)之外，AFE5809 還集成連續(xù)波多普勒 (CWD) 處理器以支持片上血液流速測量，可降低醫(yī)療超聲波設(shè)備的材料清單 (BOM) 成本。
關(guān)鍵字： TI 嵌入式 FPGA

向20nm沖刺 FPGA跨入嶄新階段

　　大約在近半年前，Altera公司CTO Misha Burich先生曾向業(yè)內(nèi)媒體介紹了FPGA體系架構(gòu)的演進(jìn)，以及FPGA走向硅片融合的發(fā)展大趨勢。所謂硅片融合，指的是業(yè)內(nèi)各種不同架構(gòu)的核集成于同一硅片或平臺上的發(fā)展趨勢，如將MCU、DSP和FPGA這幾種不同架構(gòu)的核集成在一個芯片上，這成為業(yè)界和FPGA行業(yè)的發(fā)展的大趨勢，這是市場發(fā)展的客觀需求，也已經(jīng)成為整個業(yè)界的共識。2012年9月末，Misha Burich再次向業(yè)界公布了Altera 公司如何將硅片融合這一趨勢落實(shí)到真正的產(chǎn)品上的創(chuàng)新技術(shù)，并
關(guān)鍵字： Altera FPGA 20nm

基于DSP/ARM的網(wǎng)絡(luò)硬盤錄像機(jī)的設(shè)計方案

基于DSP/ARM的網(wǎng)絡(luò)硬盤錄像機(jī)的設(shè)計方案,　隨著人們生活水平的提高和對工作、生活環(huán)境中安全防衛(wèi)需求的增長，視頻監(jiān)控系統(tǒng)近年來得到了迅速的發(fā)展。傳統(tǒng)的基于PC 機(jī)的視頻監(jiān)控系統(tǒng)多存在著諸如安裝攜帶不便、不能在惡劣環(huán)境下使用等一些缺點(diǎn)，這就亟待一種全
關(guān)鍵字：設(shè)計方案硬盤錄像網(wǎng)絡(luò) DSP/ARM 基于

20nm的價值: 繼續(xù)領(lǐng)先一代

關(guān)于摩爾定律的經(jīng)濟(jì)活力問題，有很多的討論。在過去的一年中，20nm節(jié)點(diǎn)進(jìn)入到這個辯論的前沿和中心。無論說辭如何，包括賽靈思在內(nèi)的行業(yè)領(lǐng)導(dǎo)在20nm研發(fā)上的積極推動都沒有停止。
關(guān)鍵字：賽靈思 FPGA SoC 3D

基于28nm技術(shù)突破的賽靈思20nm產(chǎn)品系列繼續(xù)領(lǐng)先一代

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其20nm產(chǎn)品系列發(fā)展戰(zhàn)略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗(yàn)證的28nm技術(shù)突破之上，在系統(tǒng)性能、功耗和可編程系統(tǒng)集成方面領(lǐng)先競爭企業(yè)整整一代。
關(guān)鍵字：賽靈思 FPGA 3D

基于DSP的并行信號處理系統(tǒng)設(shè)計方案

基于DSP的并行信號處理系統(tǒng)設(shè)計方案,自數(shù)字計算機(jī)問世以來，計算機(jī)的處理能力已經(jīng)增長了100 k倍以上。然而，現(xiàn)有性能最高的計算機(jī)的計算能力仍遠(yuǎn)遠(yuǎn)不能滿足人類對計算速度無止境的追求?！　≡诳茖W(xué)計算、地質(zhì)分析、氣象預(yù)測、仿真模擬、圖像處理以及實(shí)時
關(guān)鍵字：理系設(shè)計方案處理信號 DSP 并行基于

DSP設(shè)計流程

DSP設(shè)計流程,引言　　世界正處于高科技下一波快速增長的開端，AccelChip公司 Dan Ganousis DSP 已經(jīng)成為業(yè)界公認(rèn)的、將按指數(shù)增長的技術(shù)焦點(diǎn)?！　∧壳埃蠖鄶?shù)DSP設(shè)計已經(jīng)能在半導(dǎo)體生產(chǎn)商（如T1、ADI、Freescale等）提供的通用
關(guān)鍵字：流程設(shè)計 DSP

中高壓斷路器在線監(jiān)測裝置的設(shè)計與實(shí)現(xiàn)

為了對開關(guān)設(shè)備的重要參數(shù)能進(jìn)行長期連續(xù)的監(jiān)測，設(shè)計出一種采用DSP處理器加CPLD結(jié)構(gòu)的在線監(jiān)測系統(tǒng)，詳細(xì)分析了行程信號采集、線圈電流信號采集、數(shù)據(jù)存儲、通信和實(shí)時RTC等主要硬件模塊的設(shè)計方案。系統(tǒng)實(shí)現(xiàn)了對高壓斷路器狀態(tài)的在線監(jiān)測和機(jī)械故障的診斷，為開關(guān)設(shè)備狀態(tài)監(jiān)測提供了一種可行的解決方案。
關(guān)鍵字： DSP CPLD 在線監(jiān)測硬件設(shè)計

基于DSP在射頻識別系統(tǒng)中的應(yīng)用

引言　　以TMS320為代表的數(shù)字信號處理（DSP）芯片自80年代由TI公司推出以來，已提供了不同系列，各種品種的產(chǎn)品，并獲得了廣泛的應(yīng)用。微波射頻識別系統(tǒng)研究的起步較早，所以，早期產(chǎn)品沒有應(yīng)用該技術(shù)?！　‰S著DS
關(guān)鍵字：系統(tǒng) 應(yīng)用識別射頻 DSP 基于

雙核DSP片TMS320VC5421并行引導(dǎo)方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：雙核 DSP TMS320VC5421 并行引導(dǎo)

共9874條 244/659 |‹ « 242 243 244 245 246 247 248 249 250 251 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點(diǎn)對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

fpga+dsp資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實(shí)現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計與實(shí)現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();