<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          FPGA在洗片機(jī)控制系統(tǒng)中的應(yīng)用

          •    洗片機(jī)作為一種用于X射線透射膠片和CT膠片的顯影、定影、清洗和烘干的儀器,在當(dāng)今各行業(yè)都有著廣泛的應(yīng)用。傳統(tǒng)的洗片機(jī)由于自動化程度不高,所以對操作人員有嚴(yán)格的技術(shù)要求,藥液日積月累也會對人體造成一定的傷害,并且社會的發(fā)展也對洗片機(jī)的精度提出了越來越高的要求,所以新型的高自動化,高精度的洗片機(jī)日益成為研究的重點(diǎn)。本文重點(diǎn)介紹了FPGA在這樣一種新型洗片機(jī)控制系統(tǒng)中的應(yīng)用。   洗片機(jī)工作原理及實(shí)現(xiàn)方案   洗片過程主要由顯影、定影、沖洗和烘干四部分組成。膠片先后經(jīng)由滾軸傳送至顯影及定影箱
          • 關(guān)鍵字: FPGA  洗片機(jī)  

          使用FPGA的高動態(tài)范圍圖像信號處理

          •    視頻圖像信號處理(ISP)從模擬信號時代發(fā)展而來,已經(jīng)經(jīng)歷了很長一段時期。今天,數(shù)字信號處理實(shí)現(xiàn)了可以在位級進(jìn)行圖像數(shù)據(jù)處理,為圖像質(zhì)量提供了前所未有的控制。數(shù)字信號處理顯然不等同于數(shù)字信號處理器或DSP。雖然DSP已經(jīng)被廣泛用于視頻圖像信號處理的數(shù)字領(lǐng)域,ISP可以由各種處理器件實(shí)現(xiàn),如DSP、ASIC、ASSP和越來越多的現(xiàn)場可編程門陣列,即FPGA。   為什么使用FPGA?   有幾個原因推動了FPGA的日益普及。這些原因中的兩個反映了安防攝像機(jī)的最新趨勢,大大增加了需要處理的
          • 關(guān)鍵字: FPGA  圖像信號  

          利用FPGA實(shí)現(xiàn)視頻顯示接口

          •    視頻顯示器市場分為:大批量應(yīng)用,如臺式機(jī)、筆記本顯示器和電視機(jī)面板;中等批量應(yīng)用,如小型人機(jī)接口(HMI)面板和大尺寸數(shù)字標(biāo)牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1),其中FPGA是一個備受關(guān)注的選擇,它可以滿足緊迫的產(chǎn)品周期和大量的高速接口和處理需求。   有3個常用的顯示標(biāo)準(zhǔn):7:1低壓差分標(biāo)準(zhǔn)(LVDS),數(shù)字視頻接口(DVI)和高清多媒體接口(HDMI)。        表1:大尺寸顯示面板應(yīng)用概述。   7:1 LVDS   需要一個集成的LCD顯示
          • 關(guān)鍵字: FPGA  視頻  

          利用FPGA實(shí)現(xiàn)攝像機(jī)傳感器接口

          •   圖像傳感器可以說是在數(shù)字視頻或靜止相機(jī)中視頻或靜止圖像處理流水線的最重要部分。如果沒有傳感器,就沒有圖像信號可進(jìn)行處理。眾所周知傳感器是非標(biāo)準(zhǔn)化的。在采用的方案中,它們有以下的不同之處:   轉(zhuǎn)換可見光或紅外光為電信號的方式;尤其是在該信號離開這塊芯片之前,對這個信號采用的編碼和壓縮(有時)的方式。   對傳感器內(nèi)部的寄存器進(jìn)行編程的方式,以調(diào)整增益、曝光時間、傳感器模式(如線性、HDR),傳感器圖像坐標(biāo)等。   實(shí)現(xiàn)特殊功能的方式,如高(或?qū)?動態(tài)范圍(HDR/WDR);例如通過在同一封裝中的
          • 關(guān)鍵字: FPGA  傳感器  

          FPGA在電梯控制系統(tǒng)中的應(yīng)用

          •    摘 要: 介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計(jì)過程,描述了該控制系統(tǒng)的功能。該設(shè)計(jì)采用VHDL語言進(jìn)行編程,以QUARTUSⅡ軟件為開發(fā)平臺,對本設(shè)計(jì)進(jìn)行了仿真,并使用JTAG將程序代碼下載到實(shí)驗(yàn)板上進(jìn)行了硬件驗(yàn)證。   關(guān)鍵詞: 電梯控制器; VHDL; EP1K30TC144; QUARTUSⅡ   隨著社會的發(fā)展,電梯的使用越來越普遍,對電梯功能的要求也不斷提高,相應(yīng)地其控制方式也在不斷發(fā)生變化。對于電梯的控制,傳統(tǒng)的方法是使用繼電器-接觸器控制系
          • 關(guān)鍵字: Altera  FPGA  芯片  

          FPGA技術(shù)在汽車電子中的應(yīng)用

          •   因?yàn)楝F(xiàn)場可編程門陣列(FPGA)技術(shù)具有自定義邏輯功能和高可靠性的特點(diǎn),所以,工程師已將FPGA技術(shù)融入測試系統(tǒng),解決汽車電子設(shè)計(jì)與測試的困難,同時滿足低成本、系統(tǒng)可擴(kuò)展性和復(fù)雜的測試環(huán)境要求。本文將探討FPGA相關(guān)技術(shù)在汽車電子中的應(yīng)用。   FPGA技術(shù)的應(yīng)用領(lǐng)域   FPGA(Field Programmable Gate Array),是PAL、GAL、PLD等可編程器件進(jìn)一步發(fā)展的產(chǎn)物,其邏輯功能由內(nèi)部規(guī)則排列的邏輯單元陣列完成。邏輯單元陣列內(nèi)部包括可配置邏輯模塊、輸入輸出模塊和內(nèi)部連線
          • 關(guān)鍵字: 汽車電子  FPGA  

          基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

          • 實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制,以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時序操作,設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
          • 關(guān)鍵字: SDRAM  FPGA  DDR  控制器    

          FPGA遠(yuǎn)程更新重啟系統(tǒng)

          • 正文  1) 因?yàn)镕PGA具有開發(fā)周期短,可更新等優(yōu)點(diǎn),現(xiàn)在有越來越多的通訊系統(tǒng)采用FPGA作為實(shí)際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中,為了降低系統(tǒng)維護(hù)的人力成本,需要能夠?qū)崿F(xiàn)FPGA遠(yuǎn)程版本更新。本文將以Xi
          • 關(guān)鍵字: FPGA  遠(yuǎn)程更新  系統(tǒng)    

          基于FPGA芯片EP3C10E144C8的OLED真彩色顯示方案

          • 作為第3 代顯示器,有機(jī)電致發(fā)光器件( OrganicLight Emitting Diode,OLED) 由于其主動發(fā)光、響應(yīng)快、高亮度、全視角、直流低壓驅(qū)動、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性,具有LCD 無法比擬的優(yōu)點(diǎn),在手機(jī)、個人電
          • 關(guān)鍵字: FPGA  144C  E144  OLED    

          Altera推出Serial RapidIO IP內(nèi)核

          • Altera公司 (NASDAQ: ALTR)日前宣布,開始提供新的Serial RapidIO? Gen2 MegaCore?功能知識產(chǎn)權(quán)(IP),滿足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長的帶寬需求。該IP新解決方案成功實(shí)現(xiàn)了所有硬件與最新Integrated Device Technology (IDT) RapidIO芯片的互操作性,并支持28 nm Altera Stratix? V FPGA,每通路工作速率高達(dá)6.25 Gbaud。
          • 關(guān)鍵字: Altera  IDT  嵌入式  FPGA  

          基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          • 基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),近些年,針對智能管理的研究越來越廣泛,采用的技術(shù)也越來越多,如基于單片機(jī)開發(fā)的智能監(jiān)控平臺[1]、在Linux內(nèi)核下的智能儀器開發(fā)[2]、對智能管理的某一個方面進(jìn)行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展,傳統(tǒng)嵌
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  管理系統(tǒng)  智能  FPGA  嵌入式  基于  

          基于高精度Σ-ΔADC和DSP的廣播級數(shù)字音頻延時器

          基于IP核的FPGA 設(shè)計(jì)方法

          • 幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL
          • 關(guān)鍵字: FPGA  IP核  設(shè)計(jì)方法    

          HDTV接收機(jī)中Viterbi譯碼器的FPGA實(shí)現(xiàn)

          • 高清晰度數(shù)字電視HDTV技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個國家的科...
          • 關(guān)鍵字: HDTV  FPGA  譯碼器  

          DSP實(shí)現(xiàn)DTMF信號發(fā)生器的關(guān)鍵技術(shù)

          • 概述·DTMF信號發(fā)生器將按鍵或數(shù)字信號轉(zhuǎn)化成雙音信號?!TMF信號檢測器雙音信號中的信息?!は聢D是一...
          • 關(guān)鍵字: DSP  DTMF  信號發(fā)生器  
          共9854條 246/657 |‹ « 244 245 246 247 248 249 250 251 252 253 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();