<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          基于VC++的FPGA重配置方案設計

          • 基于VC++的FPGA重配置方案設計,采用VC++程序的FPGA重配置設計方案利用現場可編程邏輯器件FPGA的多次可編程配置特點,通過重新下載存儲于存儲器的不同系統數據,從而實現不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始配置FPGA的方法是
          • 關鍵字: 方案設計  配置  FPGA  VC  基于  

          G.723.1標準算法在DSP上的優(yōu)化

          • G.723.1標準算法在DSP上的優(yōu)化,1 引言   G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標準,也是目前該組織頒布的語音壓縮標準中碼率最低的一種標準。G.723.1主要用于對語音及其它多媒體聲音信號的壓縮,目前在一些數字音視頻傳輸、高
          • 關鍵字: 優(yōu)化  DSP  算法  標準  G.723.1  

          基于FPGA的高速異步FIFO的設計與實現

          • 基于FPGA的高速異步FIFO的設計與實現,引言   現代集成電路芯片中,隨著設計規(guī)模的不斷擴大.一個系統中往往含有數個時鐘。多時鐘帶來的一個問題就是,如何設計異步時鐘之間的接口電路。異步FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解
          • 關鍵字: 設計  實現  FIFO  異步  FPGA  高速  基于  

          FPGA上同步開關噪聲的分析與解決方法介紹

          • FPGA上同步開關噪聲的分析與解決方法介紹,概述   隨著半導體技術的快速發(fā)展,近年來FPGA 的器件容量和輸入輸出的管腳數量都極大的增加了,例如StratixIV 器件,最大的一款EP4SE680 擁有68.11 萬個邏輯單元和1104個輸入輸出管腳。大量的輸出管腳在同一時刻翻
          • 關鍵字: 解決  方法  介紹  分析  噪聲  同步  開關  FPGA  

          數字信號處理器(DSP)在電源產品設計上的應用

          基于FPGA的雙口RAM實現及應用

          • 基于FPGA的雙口RAM實現及應用,摘要:為了在高速采集時不丟失數據,在數據采集系統和CPU之間設置一個數據暫存區(qū)。介紹雙口RAM的存儲原理及其在數字系統中的應用。采用FPGA技術構造雙口RAM,實現高速信號采集系統中的海量數據存儲和時鐘匹配。功能仿
          • 關鍵字: 實現  應用  RAM  雙口  FPGA  基于  

          基于FPGA的μC/OS-II任務管理硬件設計

          • 基于FPGA的μC/OS-II任務管理硬件設計,實時操作系統RTOS(Real Time Operating System)由于具有調度的實時性、響應時間的可確定性、系統高度的可靠性等特點,被越來越多地應用在嵌入式系統中,如:航空航天、工業(yè)控制、汽車電子和核電站建設等眾多領域。傳
          • 關鍵字: 硬件  設計  管理  任務  FPGA  C/OS-II  基于  

          基于FPGA機載實時視頻圖形處理系統的設計

          • 摘要 給出了某機載實時視頻圖形處理系統的硬件電路設計方案,以XC5VFX70T FPGA作為核心處理器,實現了對DVI及PAL等多種格式視頻信號的解碼、實時處理以及輸出。系統電路設計簡潔,具有較強的靈活性和擴展性。文中介紹
          • 關鍵字: FPGA  機載  實時視頻  圖形處理系統    

          基于DSP系統模型建立和設定實現最佳模擬

          • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
          • 關鍵字: DSP  系統模型  最佳模擬  

          基于DSP的近距離無線通信的嵌入式數據記錄設備設計

          • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
          • 關鍵字: DSP  無線通信  式數據記錄設備  

          FPGA設計時需要注意的內容

          • FPGA設計時需要注意的內容,不管你是一名邏輯設計師、硬件工程師或系統工程師,甚或擁有所有這些頭銜,只要你在任何一種高速和多協議的復雜系統中使用了FPGA,你就很可能需要努力解決好器件配置、電源管理、IP集成、信號完整性和其他的一些關鍵
          • 關鍵字: 內容  注意  需要  設計  FPGA  

          基于ARM9和Linux的FPGA驅動設計

          • 基于ARM9和Linux的FPGA驅動設計,0 引言Linux操作系統的全稱是GNU/Linux,它是由GNU工程和Linux內核兩個部分共同組成的一個操作系統。該系統中所有組件的源代碼都是自由的,可以有效保護學習成果,因而在嵌入式領域得到了廣泛的應用。FPGA是英文Fie
          • 關鍵字: 驅動  設計  FPGA  Linux  ARM9  基于  

          利用EP1C6Q240C8處理器的LCD滾屏設計

          • 利用EP1C6Q240C8處理器的LCD滾屏設計,摘要:NIOSII嵌入式處理器以其設計靈活在嵌入式領域中得到廣泛應用。文章以T6963C控制的240times;128 LCD液晶顯示屏模塊闡述了一種基于EP1C6Q240C8處理器的液晶顯示屏的滾屏顯示的軟硬件控制方法,并給出硬件原理圖
          • 關鍵字: 設計  FPGA  LCD  處理器  EP1C6Q240C8  利用  

          基于FPGA和Verilog的液晶顯示控制器設計

          • 液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點,在移動通信終端、便攜計算機、GPS衛(wèi)星定位系統等領域有廣泛用途,成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅動電路的核心部件通常由集成電路
          • 關鍵字: 控制器  設計  液晶顯示  Verilog  FPGA  基于  

          電源監(jiān)控芯片TPS3307應用與DSP圖像處理系統

          • 電源在所設計系統的設備中可以說是最簡單的器件,但卻必須放在整機設計的最后考慮。為了保證整機的可靠運轉,對供電系統的要求越來越高。  在高速電路板中,例如視頻處理卡,由于電路的高頻特性,開關的電磁輻射和
          • 關鍵字: 圖像  處理  理系  DSP  應用  監(jiān)控  芯片  TPS3307  電源  
          共9854條 324/657 |‹ « 322 323 324 325 326 327 328 329 330 331 » ›|
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();