<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費(fèi)索閱看這里來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn)

基于Verilog簡易UART的FPGA/CPLD實(shí)現(xiàn),目標(biāo)：在xo640上實(shí)現(xiàn)一個簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
關(guān)鍵字： FPGA/CPLD 實(shí)現(xiàn) UART 簡易 Verilog 基于

基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)

基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計(jì),人為地對雷達(dá)進(jìn)行測試時，有時只對雷達(dá)的某個和某些參數(shù)感興趣，希望在回波中表征感興趣的參數(shù)強(qiáng)一些，這時就應(yīng)該在回波中去掉雜波和噪聲的影響，而這在實(shí)際的外場試飛過程中是不可能實(shí)現(xiàn)的，這也是雷達(dá)信號模擬器對
關(guān)鍵字：目標(biāo) 模擬器設(shè)計(jì) 雷達(dá) 系統(tǒng) FPGA 嵌入式基于

基于FPGA的漢明距離電路的實(shí)現(xiàn)

摘要：FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統(tǒng)的設(shè)計(jì)和維護(hù)風(fēng)險(xiǎn)，降低產(chǎn)品成本，縮短設(shè)計(jì)周期。文中給出了利用FPGA設(shè)計(jì)漢明距離的計(jì)算電路，同時給出與通過有效
關(guān)鍵字： FPGA 漢明距離電路

MCU+DSP雙處理器的嵌入式平臺構(gòu)建

MCU+DSP雙處理器的嵌入式平臺構(gòu)建,自動化控制要求實(shí)時采集數(shù)據(jù)，快速控制，多樣分析，通信靈活，雖然采用單個處理器構(gòu)成的硬件平臺不能滿足要求。采用以MCU+DSP雙處理器為核心的硬件平臺則是較合理的設(shè)計(jì)方案。利用DSP實(shí)現(xiàn)數(shù)據(jù)實(shí)時采集、分析、計(jì)算;M
關(guān)鍵字：平臺構(gòu)建嵌入式處理器 DSP MCU

基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器

基于CPCI接口DSP板的雷達(dá)目標(biāo)模擬器,提出一種基于CPCI接口DSP板的C波段雷達(dá)目標(biāo)模擬器。探測回波模擬，采用軟硬件相結(jié)合的方法。由主控計(jì)算機(jī)根據(jù)雷達(dá)工作參數(shù)預(yù)先設(shè)定并計(jì)算目標(biāo)數(shù)據(jù)，然后將數(shù)據(jù)加載到硬件電路中。硬件電路實(shí)時合成雷達(dá)回波信號并輸出
關(guān)鍵字：目標(biāo) 模擬器雷達(dá) DSP CPCI 接口基于

某光電跟蹤產(chǎn)品雙DSP系統(tǒng)RS422通信設(shè)計(jì)

摘要：以某光電跟蹤產(chǎn)品雙DSP系統(tǒng)為例，詳細(xì)介紹了RS 422通信設(shè)計(jì)。該系統(tǒng)設(shè)計(jì)選用Maxim公司提供的Max490ESA作為接口芯片。給出了其硬件接口原理圖，并分別從DSP和PC機(jī)兩方面詳細(xì)介紹了RS 422通信程序的設(shè)計(jì)，具體給
關(guān)鍵字： RS422 通信設(shè)計(jì) 系統(tǒng) DSP 跟蹤產(chǎn)品光電

基于MCU和FPGA的LED圖文顯示屏控制系統(tǒng)

　　引言　　目前，市場上的中小規(guī)模LED顯示系統(tǒng)，一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對LED大屏幕顯示屏來說，由于數(shù)據(jù)傳輸量大，要求掃描速度快，而單片機(jī)內(nèi)部的資源較少、運(yùn)行速度較慢，難于滿足系統(tǒng)要求。以FPGA
關(guān)鍵字：顯示屏控制系統(tǒng) 圖文 LED MCU FPGA 基于

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測量儀

FPGA與單片機(jī)實(shí)現(xiàn)低頻數(shù)字式相位測量儀,摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測量儀的測量原理和測量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計(jì)。實(shí)踐表明，此方案設(shè)計(jì)的
關(guān)鍵字：數(shù)字式相位測量儀低頻實(shí)現(xiàn) 單片機(jī) FPGA

基于TMS320C6416與FPGA的實(shí)時光電圖像識別系統(tǒng)

基于TMS320C6416與FPGA的實(shí)時光電圖像識別系統(tǒng),光電混合模式識別以其高速并行處理和無串?dāng)_的優(yōu)點(diǎn)成為實(shí)現(xiàn)模式識別實(shí)用化和實(shí)時化的重要途徑，其在目標(biāo)識別、指紋識別、光纖檢測、工業(yè)零件識別、汽車牌照識別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2]，并取得了很好的識別
關(guān)鍵字：圖像識別系統(tǒng) 光電實(shí)時 TMS320C6416 FPGA 基于

FPGA設(shè)計(jì)中毛刺信號解析

FPGA設(shè)計(jì)中毛刺信號解析,在FPGA的設(shè)計(jì)中，毛刺現(xiàn)象是長期困擾電子設(shè)計(jì)工程師的設(shè)計(jì)問題之一, 是影響工程師設(shè)計(jì)效率和數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素。由于信號在FPGA的內(nèi)部走線和通過邏輯單元時造成的延遲,在多路信號變化的瞬間，組合
關(guān)鍵字：解析信號毛刺設(shè)計(jì) FPGA

基于DSP的便攜式雷達(dá)系統(tǒng)

基于DSP的便攜式雷達(dá)系統(tǒng),DSP平臺的信號處理機(jī)一般只是整個系統(tǒng)的一個專用于信號處理算法的子部分，不需要控制太多的外設(shè)，而且為了滿足實(shí)時信號處理，盡量采用前后臺式的線性程序結(jié)構(gòu)?！　”驹O(shè)計(jì)的信號處理機(jī)是希望以他為主體構(gòu)成一個完整的
關(guān)鍵字：系統(tǒng) 雷達(dá) 便攜式 DSP 基于

PC104總線與DSP數(shù)據(jù)通信接口設(shè)計(jì)

PC104總線與DSP數(shù)據(jù)通信接口設(shè)計(jì),1引言　　從1982年世界上誕生了首枚DSP芯片后，經(jīng)過20多年的發(fā)展，現(xiàn)在的DSP屬于第五代DSP器件。其系統(tǒng)集成度更高，已將DSP芯核及外圍器件綜合集成到單一芯片上，DSP逐漸成為數(shù)字信號處理器的代名詞。同時，數(shù)字信號
關(guān)鍵字：接口設(shè)計(jì) 數(shù)據(jù)通信 DSP 總線 PC104

基于FPGA雷達(dá)多目標(biāo)模擬器DRFM設(shè)計(jì)與實(shí)現(xiàn)

研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(DRFM)單元的設(shè)計(jì)與實(shí)現(xiàn)，根據(jù)模擬系統(tǒng)的設(shè)計(jì)要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲單元設(shè)計(jì)方法；著重闡述了數(shù)字射頻存儲單元的設(shè)計(jì)思路, 給出了系統(tǒng)的設(shè)計(jì)方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析，實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)的DRFM滿足設(shè)計(jì)系統(tǒng)要求。
關(guān)鍵字： FPGA DRFM 雷達(dá) 多目標(biāo)

基于FPGA的PCM3032路系統(tǒng)信號同步數(shù)字復(fù)接設(shè)計(jì)

摘要：在現(xiàn)代數(shù)字通信系統(tǒng)中，為了擴(kuò)大信道的傳輸容量提高信號傳輸效率，常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30／32...
關(guān)鍵字： FPGA PCM30 信號同步

LG電子選用HiFi音頻DSP內(nèi)核多種音頻編解碼軟件庫

　　Tensilica日前宣布，LG電子已為其新的數(shù)字電視(DTV)產(chǎn)品線選用了Hi - Fi音頻DSP內(nèi)核以及多種音頻編解碼軟件庫。　　Tensilica的HiFi音頻DSP是目前市場上最流行的音頻DSP內(nèi)核，已被5家全球排名前10的半導(dǎo)體公司和諸多行業(yè)領(lǐng)先的原始設(shè)備制造商授權(quán)。HiFi音頻DSP解決方案中包含80多種音頻解碼器，編碼器，以及用于高效音頻處理的音頻增強(qiáng)軟件包。應(yīng)用范圍從低功耗移動設(shè)備，如手機(jī)、mp3播放器，到高性能家庭娛樂系統(tǒng)，如機(jī)頂盒藍(lán)光光盤播放機(jī)/錄像機(jī)，以及高清電視等。
關(guān)鍵字： LG DSP

共9854條 365/657 |‹ « 363 364 365 366 367 368 369 370 371 372 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點(diǎn)對比
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計(jì)方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();