fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
- 基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì),用于實(shí)時(shí)控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對模擬量進(jìn)行測量,通常的方法是以MCU為主產(chǎn)生采集控制時(shí)序控制模數(shù)轉(zhuǎn)換器,并通過中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時(shí)序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
- 關(guān)鍵字: 系統(tǒng) 設(shè)計(jì) 數(shù)據(jù)采集 通道 DSP CPLD 基于
基于賽靈思FPGA的硬件加速技術(shù)打造高速系統(tǒng)
- 該平臺采用可編程邏輯實(shí)現(xiàn)片上系統(tǒng),以 MicroBlaze CPU或 PowerPC® CPU 作為其核心。 CPU 為操作系統(tǒng)與用戶空間應(yīng)用軟件運(yùn)行 MLE Linux 軟件棧。由于采用 MicroBlaze 或PowerPC 作為主 CPU,當(dāng)運(yùn)行嵌入式Linux 操作系統(tǒng)外加強(qiáng)大加密功能時(shí)該系統(tǒng)顯然無法提供所需要的計(jì)算性能。況且也無法改變物理硬件。為了實(shí)現(xiàn)系統(tǒng)加速,我們使用可編程系統(tǒng)把計(jì)算從軟件域轉(zhuǎn)移到硬件側(cè)。
- 關(guān)鍵字: FPGA 賽靈思 高速系統(tǒng) 硬件加速技術(shù)
基于FPGA的改進(jìn)DES算法的實(shí)現(xiàn)
- 介紹了DES算法原理,詳細(xì)分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計(jì)。將DES算法采用資源優(yōu)先方案,在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu),提高了整體處理速度;簡化子密鑰與原始密鑰的生成關(guān)系,實(shí)現(xiàn)子密鑰在迭代過程的動態(tài)分發(fā);利用雙重case語句實(shí)現(xiàn)S盒的變換功能,加快算法執(zhí)行速度。運(yùn)用硬件描述語言Verilog,采用自頂向下的設(shè)計(jì)思想,在FPGA平臺上實(shí)現(xiàn)了改進(jìn)DES算法的功能。
- 關(guān)鍵字: FPGA DES 算法
G.723.1編譯碼算法的DSP實(shí)現(xiàn)
- G.723.1編譯碼算法的DSP實(shí)現(xiàn),【摘 要】 介紹了ITU-TG.723.1標(biāo)準(zhǔn)語音編譯碼器的算法及其在ADSP-2181芯片上的實(shí)現(xiàn) 。軟硬件結(jié)合實(shí)現(xiàn)了語音信號的采樣和實(shí)時(shí)編譯碼,完全符合ITU-TG.723.1標(biāo)準(zhǔn)的定點(diǎn)算法,通過了ITU-T的所有測試向量。
- 關(guān)鍵字: 實(shí)現(xiàn) DSP 算法 編譯
IP電話回聲消除器的設(shè)計(jì)及其DSP實(shí)現(xiàn)
- IP電話回聲消除器的設(shè)計(jì)及其DSP實(shí)現(xiàn),介紹了一種用于IP電話中的自適應(yīng)回聲消除器,采用歸一化最小二乘(NLMS)自適應(yīng)濾波器實(shí)現(xiàn),包括語音模式檢測器和粗略時(shí)延估計(jì)器。最后以TI公司的TMS320C5402 DSP芯片為平臺,實(shí)現(xiàn)了該回聲消除器,還對關(guān)鍵代碼進(jìn)行了
- 關(guān)鍵字: 及其 DSP 實(shí)現(xiàn) 設(shè)計(jì) 消除器 電話 回聲 IP
電力系統(tǒng)中多通道同步采樣ADC(AD7606)與浮點(diǎn)DSP(ADSP-21479)通信的設(shè)計(jì)與實(shí)現(xiàn)
- 內(nèi) 容1. 簡介 3
1.1 AD7606簡介 3
1.2 ADSP-21479簡介 4
2. AD7606和ADSP-21479配置與連接 5
3. 時(shí)序分析 6
4. 測試結(jié)果和結(jié)論 7
4.1測試結(jié)果 7
4.2結(jié)論 10
5. DSP參考代碼 10
6. 參考文獻(xiàn) 12 1. 簡介 - 關(guān)鍵字: ADSP-21479 DSP 通信 設(shè)計(jì) 實(shí)現(xiàn) 浮點(diǎn) AD7606 通道 同步
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473