<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會(huì)員技術(shù)專刊紙質(zhì)版免費(fèi)索閱看這里來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 為低頻開(kāi)關(guān)應(yīng)用實(shí)現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實(shí)現(xiàn)車載ECU集成？來(lái)與NXP聊一聊吧！

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

FPGA設(shè)計(jì)中仿真技術(shù)解決故障的方法

　摘要：本文針對(duì)FPGA實(shí)際開(kāi)發(fā)過(guò)程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過(guò)長(zhǎng)、上板后故障解決無(wú)法確認(rèn)的問(wèn)題，提出了一種采用仿真的方法來(lái)定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開(kāi)發(fā)時(shí)間，提高
關(guān)鍵字： FPGA 仿真技術(shù) 方法

針對(duì)GPON突發(fā)模式接收器的低功耗FPGA解決方案

　帶服務(wù)能夠支持三重應(yīng)用（即支持語(yǔ)音、視頻和數(shù)據(jù)）至第一英里的客戶，例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON（吉比特?zé)o源光網(wǎng)絡(luò)，Gigabit Passive Optical Network），它提供較高的帶寬替代DSL和電纜的
關(guān)鍵字： GPON FPGA 模式接收器

SpringSoft推出新產(chǎn)品PROTOLINK PROBE VISUALIZER

　　SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer，這款產(chǎn)品能夠大幅提升設(shè)計(jì)能見(jiàn)度，同時(shí)簡(jiǎn)化 FPGA 原型板的偵錯(cuò)工作。新推出的 Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動(dòng)增強(qiáng)功能，搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯(cuò)平臺(tái)，不僅能夠縮短預(yù)制或定制設(shè)計(jì)原型板的驗(yàn)證時(shí)間，還能夠提高FPGA 原型板的投資回報(bào)率而將其運(yùn)用在系統(tǒng)芯片 (SoC) 設(shè)計(jì)的早期檢驗(yàn)階段。　　
關(guān)鍵字： SpringSoft FPGA

賽靈思啟動(dòng)第三屆開(kāi)源硬件大賽

　　由中國(guó)電子學(xué)會(huì)主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開(kāi)放源碼硬件與嵌入式大賽(簡(jiǎn)稱開(kāi)源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動(dòng)，此次參賽特等獎(jiǎng)獲得者將獲得15000元的獎(jiǎng)金，同時(shí)還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎(jiǎng)勵(lì)，免費(fèi)參加2012年9月份在德國(guó)慕尼黑舉辦的“Digilent杯電子設(shè)計(jì)大賽”盛事，詳情請(qǐng)見(jiàn)http://www.di
關(guān)鍵字： Xilinx FPGA

VHDL語(yǔ)言在FPGA／CPLD開(kāi)發(fā)中的應(yīng)用?

VHDL語(yǔ)言在FPGA／CPLD開(kāi)發(fā)中的應(yīng)用?,【摘　要】　通過(guò)設(shè)計(jì)實(shí)例詳細(xì)介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語(yǔ)言開(kāi)發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語(yǔ)言相比，使用VHDL語(yǔ)言的優(yōu)越性。
關(guān)鍵詞：VHDL，F(xiàn)PGA／CPLD，EDA
關(guān)鍵字：開(kāi)發(fā) 應(yīng)用 CPLD FPGA 語(yǔ)言 VHDL

DSP系統(tǒng)PDIUSBD12的USB設(shè)計(jì)應(yīng)用

DSP系統(tǒng)PDIUSBD12的USB設(shè)計(jì)應(yīng)用, 一 PDIUSBD12芯片介紹　　進(jìn)行USB開(kāi)發(fā)之前要根據(jù)成本與性能選擇合適的USB接口芯片。目前USB控制器芯片通?？煞殖?種：　　第一種是專為USB設(shè)計(jì)的芯片，這類芯片的主要來(lái)源是CYPRESS的M8系列和ScanLogic的SL11R系
關(guān)鍵字：設(shè)計(jì) 應(yīng)用 USB PDIUSBD12 系統(tǒng) DSP

基于DSP的G．729語(yǔ)音編解碼器設(shè)計(jì)

基于DSP的G．729語(yǔ)音編解碼器設(shè)計(jì),摘要：設(shè)計(jì)了基于DSP的G．729語(yǔ)音編解碼器，并針對(duì)G．729算法標(biāo)準(zhǔn)源碼代碼效率低、執(zhí)行時(shí)間長(zhǎng)的不足，從算法精簡(jiǎn)、代碼優(yōu)化等方面進(jìn)行了優(yōu)化。優(yōu)化后的算法在保證了高質(zhì)量語(yǔ)音輸出的同時(shí)，提高了編碼效率，實(shí)現(xiàn)了對(duì)語(yǔ)
關(guān)鍵字：設(shè)計(jì) 解碼器語(yǔ)音 DSP 基于

4G無(wú)線球形檢測(cè)器在FPGA的應(yīng)用

WiMAX 對(duì)寬帶互聯(lián)網(wǎng)接入如同手機(jī)對(duì)語(yǔ)音通信一樣意義非凡。它可以取代 DSL 和有線服務(wù)，為您隨時(shí)隨地提供互聯(lián)網(wǎng)接入。您只需要打開(kāi)計(jì)算機(jī)，連接到最近的 WiMAX 天線，就可以暢游全世界的網(wǎng)絡(luò)了?！　拵Щヂ?lián)網(wǎng)接入
關(guān)鍵字： FPGA 應(yīng)用檢測(cè) 球形無(wú)線 4G

基于FPGA快速開(kāi)發(fā)醫(yī)療成像設(shè)備

本文介紹醫(yī)療影像算法的某些發(fā)展趨勢(shì)，多種診療手段的融合以及可更新平臺(tái)來(lái)實(shí)現(xiàn)這些算法。
關(guān)鍵字： FPGA 快速開(kāi)發(fā) 醫(yī)療成像設(shè)備

FPGA在鎖相頻率合成中的應(yīng)用

FPGA在鎖相頻率合成中的應(yīng)用,鎖相環(huán)路由于具高穩(wěn)定性、優(yōu)越的跟蹤性能及良好的抗干擾性,在頻率合成得到了廣泛應(yīng)用。但簡(jiǎn)單的鎖相環(huán)路對(duì)輸出頻率、頻率分辨經(jīng)等指標(biāo)往往不能滿足要求,所以要對(duì)簡(jiǎn)單鎖相環(huán)路加以改進(jìn)。小數(shù)分頻鎖相環(huán)則是改進(jìn)方案之
關(guān)鍵字：應(yīng)用合成頻率 FPGA

邏輯門數(shù)要求更高的嵌入式應(yīng)用是FPGA定位的主戰(zhàn)場(chǎng)

邏輯門數(shù)要求更高的嵌入式應(yīng)用是FPGA定位的主戰(zhàn)場(chǎng),據(jù)Semico Reserch資深分析師Tony Massimini介紹，2010年，微邏輯組件(微處理器、微控制器和DSP)的銷售額勁升了24.9%。但這是因?yàn)橄啾扔?009年的災(zāi)難性的衰退所致。在相對(duì)穩(wěn)定的銷售環(huán)境下，預(yù)計(jì)2011年有望再成長(zhǎng)12%。
關(guān)鍵字：定位主戰(zhàn)場(chǎng) FPGA 應(yīng)用要求嵌入式邏輯

FPGA、CPU與DSP等技術(shù)走向融合

FPGA、CPU與DSP等技術(shù)走向融合,實(shí)際上，推動(dòng)某項(xiàng)或幾項(xiàng)技術(shù)發(fā)展方向的真正動(dòng)力是市場(chǎng)與技術(shù)的綜合因素，技術(shù)本身或內(nèi)在的發(fā)展慣性并不是最重要的，或者說(shuō)并非唯一決定性因素。在無(wú)線通信基礎(chǔ)設(shè)施、汽車電子、智能視頻監(jiān)控、工業(yè)自動(dòng)化控制
關(guān)鍵字：走向融合等技術(shù) DSP CPU FPGA

基于DSP數(shù)字?jǐn)z像機(jī)技術(shù)發(fā)展

基于DSP數(shù)字?jǐn)z像機(jī)技術(shù)發(fā)展,作為DSP領(lǐng)先者的美國(guó)德州儀器公司(TI)在數(shù)字照相機(jī)應(yīng)用方面同樣獨(dú)占鰲頭。首先基于TMS320C54x通用平臺(tái)上實(shí)現(xiàn)影像壓縮，然后將影像前端處理的分立器件集成為一個(gè)專用芯片，進(jìn)而把兩者合二為一并集成ARM7通用處理器，就
關(guān)鍵字：技術(shù) 發(fā)展攝像機(jī) 數(shù)字 DSP 基于

DSP開(kāi)發(fā)注意問(wèn)題

DSP開(kāi)發(fā)注意問(wèn)題,選擇DSP的型號(hào)　　目前市場(chǎng)上的主要DSP生產(chǎn)商包括TI，ADI，Motorola，Lucent和Zilog等，其中TI占有最大市場(chǎng)份額。產(chǎn)品包括了從低端的低速度DSP到高端的大運(yùn)算量的DSP產(chǎn)品。目前，廣泛使用的TI DSP有三個(gè)系列：C2000、
關(guān)鍵字：問(wèn)題注意開(kāi)發(fā) DSP

基于CORDIC算法2FSK調(diào)制器的FPGA設(shè)計(jì)

摘要：頻移鍵控(FSK)是用不同頻率的載波來(lái)傳遞數(shù)字信號(hào)，并用數(shù)字基帶信號(hào)控制載波信號(hào)的頻率。提出一種基于流水線CORDIC算法的2FSK調(diào)制器的FPGA實(shí)現(xiàn)方案，可有效地節(jié)省FPGA的硬件資源，提高運(yùn)算速度。最后，給出該方
關(guān)鍵字： CORDIC 2FSK FPGA 算法

共9854條 378/657 |‹ « 376 377 378 379 380 381 382 383 384 385 » ›|

fpga+dsp介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
一種基于DSP和USB的指紋識(shí)別系統(tǒng)設(shè)計(jì)
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點(diǎn)對(duì)比
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級(jí)通用FPGA
手把手教你學(xué)習(xí)FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計(jì)方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();