fpga+dsp 文章 進(jìn)入fpga+dsp技術(shù)社區(qū)
QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì)
- QDR SRAM與Spartan3 FPGA的接口設(shè)計(jì),為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲(chǔ)器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲(chǔ)器?！ ? QDR SRAM的
- 關(guān)鍵字： 接口 設(shè)計(jì) FPGA Spartan3 SRAM QDR
CPLD的DSP多SPI端口通信設(shè)計(jì)
- CPLD的DSP多SPI端口通信設(shè)計(jì),本文介紹一種采用運(yùn)動(dòng)控制專用DSP芯片DSP56F801設(shè)計(jì)的超聲波電機(jī)運(yùn)動(dòng)控制裝置。由于該超聲波電機(jī)需要采用兩相四路對(duì)稱PWM信號(hào)來實(shí)現(xiàn)驅(qū)動(dòng)控制，而DSP芯片無法直接產(chǎn)生所需PWM信號(hào)，采用軟件方法又會(huì)占用大量的DSP計(jì)算
- 關(guān)鍵字： 設(shè)計(jì) 通信 SPI DSP CPLD
基于DSP/BIOS 的TI DSP 應(yīng)用程序框架設(shè)計(jì)
- 基于DSP/BIOS 的TI DSP 應(yīng)用程序框架設(shè)計(jì), 摘要：本文介紹了基于DSP/BIOS 實(shí)時(shí)內(nèi)核的TI DSP 應(yīng)用程序參考框架RF5。另外，面對(duì)目前越來越多的多處理器系統(tǒng)設(shè)計(jì)以及典型的GPP-DSP 架構(gòu)，本文提出了一種改進(jìn)的DSP應(yīng)用程序框架ERF5 以最大化地支持這種架構(gòu)。E
- 關(guān)鍵字： 框架 設(shè)計(jì) 應(yīng)用程序 DSP DSP/BIOS TI 基于
SpringSoft推出新產(chǎn)品PROTOLINK PROBE VISUALIZER
- SpringSoft 今天發(fā)表ProtoLink? Probe Visualizer，這款產(chǎn)品能夠大幅提升設(shè)計(jì)能見度，同時(shí)簡化 FPGA 原型板的偵錯(cuò)工作。新推出的 Probe Visualizer 采用創(chuàng)新的專利互連技術(shù)與軟件自動(dòng)增強(qiáng)功能，搭配領(lǐng)先業(yè)界的 Verdi? HDL 偵錯(cuò)平臺(tái)，不僅能夠縮短預(yù)制或定制設(shè)計(jì)原型板的驗(yàn)證時(shí)間，還能夠提高FPGA 原型板的投資回報(bào)率而將其運(yùn)用在系統(tǒng)芯片 (SoC) 設(shè)計(jì)的早期檢驗(yàn)階段?！ ?/li>
- 關(guān)鍵字： SpringSoft FPGA
賽靈思啟動(dòng)第三屆開源硬件大賽
- 由中國電子學(xué)會(huì)主辦、賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )與北京工業(yè)大學(xué)共同承辦的“第三屆OpenHW開放源碼硬件與嵌入式大賽(簡稱開源硬件大賽)”日前在北京工業(yè)大學(xué)正式啟動(dòng)，此次參賽特等獎(jiǎng)獲得者將獲得15000元的獎(jiǎng)金，同時(shí)還將獲得德致倫公司(Digilent)提供的“直通歐洲”獎(jiǎng)勵(lì)，免費(fèi)參加2012年9月份在德國慕尼黑舉辦的“Digilent杯電子設(shè)計(jì)大賽”盛事，詳情請(qǐng)見http://www.di
- 關(guān)鍵字： Xilinx FPGA
基于DSP的G．729語音編解碼器設(shè)計(jì)
- 基于DSP的G．729語音編解碼器設(shè)計(jì),摘要：設(shè)計(jì)了基于DSP的G．729語音編解碼器，并針對(duì)G．729算法標(biāo)準(zhǔn)源碼代碼效率低、執(zhí)行時(shí)間長的不足，從算法精簡、代碼優(yōu)化等方面進(jìn)行了優(yōu)化。優(yōu)化后的算法在保證了高質(zhì)量語音輸出的同時(shí)，提高了編碼效率，實(shí)現(xiàn)了對(duì)語
- 關(guān)鍵字： 設(shè)計(jì) 解碼器 語音 DSP 基于
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473