<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術(shù)?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術(shù)培訓視頻吧>> 為低頻開關(guān)應(yīng)用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術(shù)社區(qū)

三洋半導體推出用于便攜音頻應(yīng)用的解決方案

　　三洋半導體(安森美半導體成員公司)推出用于數(shù)碼錄音筆(IC recorder)等便攜設(shè)備的音頻處理方案——LC823425。這產(chǎn)品包含內(nèi)置硬連線MP3編碼器/解碼器系統(tǒng)，提供業(yè)界最低的功耗5毫瓦(mW)，以內(nèi)置數(shù)字信號處理器(DSP)支援先進功能。　　
關(guān)鍵字：三洋 LC823425 DSP

MSK信號檢測識別的FPGA實現(xiàn)

MSK信號檢測識別的FPGA實現(xiàn),采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強等優(yōu)點，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號，工作帶寬969~1 206 MHz，跳頻速率為70000 多
關(guān)鍵字： FPGA 實現(xiàn) 識別檢測信號 MSK

VGA圖形控制器的FPGA實現(xiàn)

VGA圖形控制器的FPGA實現(xiàn),VGA(視頻圖形陣列)作為一種標準的顯示接口得到廣泛的應(yīng)用。利用FPGA 芯片和EDA 設(shè)計方法，可以因地制宜，根據(jù)用戶的特定需要，設(shè)計出針對性強的VGA 顯示控制器，不僅能夠大大降低成本，還可以滿足生產(chǎn)實踐中不斷變化
關(guān)鍵字：實現(xiàn) FPGA 控制器圖形 VGA

OFDM水聲通信定時同步的FPGA實現(xiàn)

正交頻分復用(Orthogonal Frequency DivisionMultiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個子信道進行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰落能力強。
關(guān)鍵字： FPGA 實現(xiàn) 同步定時水聲通信 OFDM

基于雙FPGA的刀閘接口控制箱的設(shè)計

摘要：現(xiàn)有變電站改造成數(shù)字化變電站時需要增加過程層設(shè)備，其中對刀閘接口控制箱的動作可靠性提出了極高的要求。提出一種基于雙FPGA實現(xiàn)多重邏輯閉鎖的刀閘接口控制箱實現(xiàn)方案。設(shè)計了FPGA電源和時鐘實現(xiàn)電路，兩塊
關(guān)鍵字： FPGA 刀閘接口控制箱

基于AVR單片機與FPGA的低頻數(shù)字式相位測量儀

摘要：提出了以AVR ATmega128單片機和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計方案。分析了數(shù)字式低頻相位測量儀的測量原理和測量誤差及其消除的方法。利用單片機強勁的運算、控制功能和FPGA運算速度快、資
關(guān)鍵字：數(shù)字式相位測量儀低頻 FPGA AVR 單片機基于

基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計

摘要：為了克服一般車載導航系統(tǒng)定位不連貫的缺陷，利用NiosⅡ軟核處理器配置靈活、擴展性強等特點，結(jié)合GPS和GSM模塊，設(shè)計出了一種基于SoPC技術(shù)的雙重定位系統(tǒng)。該設(shè)計利用SoPC Builder開發(fā)工具將NiosⅡ處理器、存
關(guān)鍵字： FPGA GPS GSM 車載定位

于FPGA的跳頻通信頻率合成器設(shè)計

0引言隨著國民經(jīng)濟的快速發(fā)展和人們生活水平的不斷提高，人們對居住房子的舒適性及安全性要求也提升到了更高...
關(guān)鍵字：跳頻通信頻率合成器 FPGA

MathWorks HDL ta工具新添Xilinx FPGA 硬件驗證功能

?????? MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級測試臺架的同時，以硬件速度驗證其設(shè)計。
關(guān)鍵字： MathWorks Xilinx FPGA

基于FPGA 的VGA 圖形控制器的實現(xiàn)方法

本設(shè)計中存儲的圖像數(shù)據(jù)所采用的像素位深為3 位，共可顯示8種顏色。在實際應(yīng)用中，可以使用更大的存儲器，最終實現(xiàn)256 色圖像，乃至真彩色圖像的顯示。在此設(shè)計基礎(chǔ)上，通過使用SDRAM 等外部存儲器，利用DMA 控制方式，并且配合Altera 的nios 嵌入式軟核CPU ,可以在SOPC 開發(fā)平臺上最終實現(xiàn)兼容SVGA ,TVGA 標準等的更復雜顯示控制器。
關(guān)鍵字：實現(xiàn) 方法控制器圖形 FPGA VGA 基于

如何優(yōu)化嵌入式DSP應(yīng)用的功耗

如何優(yōu)化嵌入式DSP應(yīng)用的功耗,采用軟硬件技術(shù)可以提高電源效率，而使用內(nèi)置電源管理 API 的 DSP RTOS 更容易實現(xiàn)上述目的。作者：Scott Gary，德州儀器 (TI)無線及有線系統(tǒng)設(shè)計師均必須重視電源效率問題，盡管雙方的出發(fā)點不盡相同。對于移動設(shè)備
關(guān)鍵字：應(yīng)用功耗 DSP 嵌入式優(yōu)化如何

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用,視頻采集系統(tǒng)是數(shù)字圖像獲取的最基本手段，是進行數(shù)字圖像處理、多媒體和網(wǎng)絡(luò)傳輸?shù)那疤幔蔀楦鞣N圖像處理算法提供待處理的原始數(shù)字圖像和算法驗證平臺。隨著圖像數(shù)字化處理技術(shù)的高速發(fā)展，對圖像采集的要求也越
關(guān)鍵字：系統(tǒng) 應(yīng)用采集圖像 DSP 分辨率 CPLD

設(shè)計DSP常見的問題集

設(shè)計DSP常見的問題集,DSP的C語言同主機C語言的主要區(qū)別？
1)DSP的C語言是標準的ANSI C，它不包括同外設(shè)聯(lián)系的擴展部分，如屏幕繪圖等。但在CCS中，為了方便調(diào)試，可以將數(shù)據(jù)通過prinf命令虛擬輸出到主機的屏幕上。
2)DSP的C語言的編譯
關(guān)鍵字：問題常見 DSP 設(shè)計

DSP芯片的單路，多路模數(shù)轉(zhuǎn)換（AD）

DSP芯片的單路，多路模數(shù)轉(zhuǎn)換（AD）,單路，多路模數(shù)轉(zhuǎn)換（AD）
一．實驗?zāi)康?br />1．通過實驗熟悉F2812A的定時器。
2．掌握F2812A片內(nèi)AD 的控制方法。
二．實驗原理
1．TMS320F2812A芯片自帶模數(shù)轉(zhuǎn)換模塊特性
- 12 位模數(shù)轉(zhuǎn)換模塊ADC，快速轉(zhuǎn)換時間運
關(guān)鍵字：轉(zhuǎn)換 AD 模數(shù) 單路芯片 DSP

DSP芯片TMS320f2812的外中斷

DSP芯片TMS320f2812的外中斷,一．實驗?zāi)康?br />1．通過實驗熟悉F2812A的中斷響應(yīng)過程。
2．學會C語言中斷程序設(shè)計，以及運用中斷程序控制程序流程。
二．實驗原理
1．中斷及中斷處理過程
(1)中斷簡介
中斷是一種由硬件或軟件驅(qū)動的信號，DSP在
關(guān)鍵字：中斷 TMS320f2812 芯片 DSP

共9854條 376/657 |‹ « 374 375 376 377 378 379 380 381 382 383 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學習FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設(shè)計方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();