<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+dsp

          中國國際醫(yī)療電子技術(shù)大會隆重登場

          •   權(quán)威的市場分析、領(lǐng)先的技術(shù)方案、關(guān)鍵元器件展示與講解,2011年4月19日,眾多精彩內(nèi)容伴隨著第四屆中國國際醫(yī)療電子大會(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會會長陶篤純、藍(lán)韻集團(tuán)產(chǎn)品市場部總監(jiān)劉明宇、中國科學(xué)院深圳先進(jìn)技術(shù)研究院 鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來的機(jī)遇與挑戰(zhàn)、多學(xué)科交叉驅(qū)動醫(yī)療儀器創(chuàng)新關(guān)鍵等角度出發(fā),
          • 關(guān)鍵字: TI  FPGA  醫(yī)療超聲  

          基于DSP與改進(jìn)邊緣檢測算法的煤矸石自動分選系統(tǒng)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 煤矸石  DSP  邊緣檢測算法  煤矸石自動分選系統(tǒng)  

          基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端設(shè)計

          • 0引言利用軟件實施加密算法已經(jīng)成為實時安全通信系統(tǒng)的重要瓶頸。標(biāo)準(zhǔn)的商品化CPU和DSP無法跟上數(shù)據(jù)...
          • 關(guān)鍵字: FPGA  片上系統(tǒng)  無線保密  通信終端  

          基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)

          • 基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn),摘要:高速中頻采樣信號處理平臺在實際應(yīng)用中有很大的前景,提出采用FPGA+DSP的處理結(jié)構(gòu),結(jié)合高性能A/D和D/A處理芯片,設(shè)計了一個通用處理平臺,并對其主要性能進(jìn)行了測試。實驗與實際應(yīng)用表明,該系統(tǒng)具有很強(qiáng)的
          • 關(guān)鍵字: 信號處理  平臺  實現(xiàn)  采樣  中頻  FPGA  DSP  高速  基于  

          FPGA在數(shù)字式心率計中的電路組成及工作原理

          • 本心率計在數(shù)字式心率計的基礎(chǔ)上,采用FPGA和VHDL語言實現(xiàn),減少了元器件使用數(shù)量,提高了測量精度和可靠性。該電路能夠?qū)崟r采集并測量人體心跳的瞬時和平均心跳速率,判斷并顯示心率狀態(tài)(即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象)。如果心率過快或過慢或者有心率不齊現(xiàn)象,那么將用不同顏色發(fā)光管進(jìn)行閃爍報警顯示。

          • 關(guān)鍵字: FPGA  數(shù)字式  電路  工作原理    

          基于POWER PC+FPGA架構(gòu)的飛行試驗振動數(shù)據(jù)實時分析

          • 摘要:飛行試驗振動信號具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點,在現(xiàn)有條件下,通過遙測鏈路很難將大量的振動數(shù)據(jù)實時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要,結(jié)合某型號的試飛關(guān)鍵技術(shù)攻關(guān)研究,突破試飛振動數(shù)
          • 關(guān)鍵字: POWER  FPGA  PC  架構(gòu)    

          基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計

          • 基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計,摘要:為了提高DSP系統(tǒng)的開發(fā)效率,引入了現(xiàn)代DSP技術(shù),并由此設(shè)計了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理,利用MATLAB/Simulink DSP Builder和Quartusll搭建模型,在模塊的形成方式上,采用DSP Builder中的模塊代替
          • 關(guān)鍵字: 調(diào)制器  設(shè)計  QPSK  技術(shù)  現(xiàn)代  DSP  基于  

          基于Cyclone III FPGA的DDR2接口設(shè)計分析

          • DDR SDRAM是Double Data Rate SDRAM的縮寫,即雙倍速率同步動態(tài)隨機(jī)存儲器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的,能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù),可以在與SDRAM相同的總線時鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸,但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
          • 關(guān)鍵字: Cyclone  FPGA  DDR2  III    

          高性能FPGA中的高速SERDES接口

          • 引言  串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍,并行接口已經(jīng)被高速串行鏈接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是獨立的ASSP或ASIC器
          • 關(guān)鍵字: SERDES  FPGA  性能  接口    

          基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端

          • 本設(shè)計使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實現(xiàn)AES加解密,為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互,設(shè)計通過PS/2鍵盤輸入加密密鑰,并將其顯示在LCD上。在軟核MicroBlaze上,通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420,使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗功能,使系統(tǒng)更加安全、通信誤碼率更低。

          • 關(guān)鍵字: 保密  通信  終端  無線  系統(tǒng)  Xilinx  FPGA  基于  

          基于FPGA數(shù)據(jù)流控制動態(tài)可重構(gòu)的實現(xiàn)

          • 摘要 基于FPGA基本數(shù)據(jù)流的下載控制方式,利用遺傳算法,通過單片機(jī)控制數(shù)據(jù)流的方式對FPGA進(jìn)行編程配置,實現(xiàn)自身重構(gòu),使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。
            關(guān)鍵詞 FPGA;遺傳算法;動態(tài)重構(gòu);單片機(jī)
          • 關(guān)鍵字: FPGA  數(shù)據(jù)流  動態(tài)可重構(gòu)    

          基于DSP的軌道移頻信號解調(diào)實現(xiàn)

          • 基于DSP的軌道移頻信號解調(diào)實現(xiàn),摘要 提出了以雙路TMS320F2812為核心,接收解調(diào)ZPW-2000A的FSK信號。前端通過信號調(diào)理,利用DSP內(nèi)部的AD對FSK信號采樣。經(jīng)過FFT變換解調(diào)出栽頻頻率、Z—FFT解調(diào)低頻頻率,以及通過DSP的SPI口。對兩路解調(diào)出的信
          • 關(guān)鍵字: 解調(diào)  實現(xiàn)  信號  軌道  DSP  基于  

          基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn)

          • 基于DSP的混沌數(shù)字圖像加密與硬件實現(xiàn),摘要 介紹了在DSP基礎(chǔ)上,實現(xiàn)數(shù)字圖像的混沌加密及硬件實現(xiàn)方法。根據(jù)離散化和數(shù)字化處理技術(shù),對三維Lorenz混沌系統(tǒng)作離散化處理,用C語言和DSP技術(shù)產(chǎn)生三維Lorenz混沌迭代序列,分別對數(shù)字圖像的紅、綠、藍(lán)三基色
          • 關(guān)鍵字: 加密  硬件  實現(xiàn)  圖像  數(shù)字  DSP  混沌  基于  

          基于DSP的混沌數(shù)字圖像加密與硬件設(shè)計

          異步FIFO在FPGA與DSP通信中的運(yùn)用

          • 摘要 利用異步FIFO實現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時鐘的控制下將數(shù)據(jù)寫入FIFO,再與DSP進(jìn)行握手后,DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗證,利用
          • 關(guān)鍵字: 通信  運(yùn)用  DSP  FPGA  FIFO  異步  
          共9875條 386/659 |‹ « 384 385 386 387 388 389 390 391 392 393 » ›|

          fpga+dsp介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
          歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();