<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

EEPW會員技術?？堎|(zhì)版免費索閱看這里來這里瞧瞧NXP技術培訓視頻吧>> 為低頻開關應用實現(xiàn)更佳性能的產(chǎn)品是什么？如何更好的實現(xiàn)車載ECU集成？來與NXP聊一聊吧！

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進入fpga+dsp技術社區(qū)

DSP芯片基于SCl6C750B的RS232接口設計

DSP芯片基于SCl6C750B的RS232接口設計,TMS320C32是32位浮點DSP芯片，在數(shù)字信號處理和自動化領域得到了廣泛應用；而RS232(EIA232)是自動化控制領域中一種基本的串行異步通信規(guī)約。在開發(fā)基于TMS320C32的熱力系統(tǒng)測控裝置時，采用SCl6C750BUART芯片擴展出實
關鍵字：接口設計 RS232 SCl6C750B 芯片基于 DSP

基于FPGA的圖像增強視頻處理系統(tǒng)

圖像增強處理有很強的針對性，沒有統(tǒng)一的評價標準，從一般的圖片、視頻欣賞角度來說，濾除噪聲、擴展對比度、銳化...
關鍵字： FPGA 圖像增強

星座圖聚類分析的QAM信號調(diào)制識別算法及DSP實現(xiàn)

星座圖聚類分析的QAM信號調(diào)制識別算法及DSP實現(xiàn)本文首先討論基于信號星座圖聚類分析的QAM信號識別算法...
關鍵字： DSP 信號 QAM

通道控制設計的雙余度DSP解決方案

通道控制設計的雙余度DSP解決方案具有自動控制功能的電子設備已廣泛應用于我國多型機上，用于飛機上各機...
關鍵字：通道控制 DSP

SHARC DSP與SJA1000的CAN總線接口設計

SHARC DSP與SJA1000的CAN總線接口設計,本文討論了DSP與CAN控制器SJA1000的總線接口的差別，提出了SJA1000和SHARC系列DSP接口設計的簡單方法和通用方法。測試表明，這種方法的穩(wěn)定性好，傳輸效率高。
關鍵詞: SHARC DSP; SJA1000; CAN現(xiàn)場總線

引言
關鍵字：接口設計總線 CAN DSP SJA1000 SHARC

用LatticeXP FPGA 橋接吉比特媒體獨立接口

吉比特媒體獨立接口是一種以太網(wǎng)接口，簡稱GMII（Gigabit Media Independent Interface）。簡化的吉比特媒體獨立接口稱為RGMII（Reduced Gigabit Media Independent Interface）。采用RGMII的目的是降低電路成本，使
關鍵字：獨立接口媒體比特 FPGA 橋接 LatticeXP

基于FPGA的智能小車設計

摘要：介紹基于FPGA的智能小豐設計，小車包括在FPGA上構建以NiosⅡ嵌入式系統(tǒng)為核心的控制電路、傳感器電路、動力及轉向電路、LCM電路、溫度和濕度測量電路、無線數(shù)據(jù)收發(fā)電路。在NiosⅡ集成開發(fā)環(huán)境(IDE)縞寫C語言程
關鍵字：設計小車智能 FPGA 基于

基于FPGA高速并行采樣技術的研究

摘要：介紹一種基于四通道ADC的高速交錯采樣設計方法以及在FPGA平臺上的實現(xiàn)。著重闡述四通道高速采樣時鐘的設計與實現(xiàn)、高速數(shù)據(jù)的同步接收以及采樣數(shù)據(jù)的校正算法。實驗及仿真結果表明，同步數(shù)據(jù)采集的結構設計和預
關鍵字： FPGA 高速并行采樣技術

基于FPGA的三模冗余容錯技術研究

摘要：基于SRAM的FPGA對于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對基于FPGA的電子系統(tǒng)采取容錯措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實現(xiàn)的簡單性和效果的可靠性而被廣泛用于對單粒子
關鍵字： FPGA 三模冗余容錯技術研究

Tensilica 新處理器IP主打數(shù)據(jù)平面和信號處理

　　Tensilica今天驕傲地宣布以其面向密集計算數(shù)據(jù)平面和DSP（數(shù)據(jù)信號處理器）如成像、視頻、網(wǎng)絡和有線/無線基帶通信的處理器IP鞏固了其在IP內(nèi)核領域的領導者地位，任何需要龐大數(shù)據(jù)處理的應用都將極大都受益于這些突破性功能――通過內(nèi)建Tensilica面向SOC的Xtensa® LX4數(shù)據(jù)平面處理器（DPU）可以將這些應用數(shù)據(jù)帶寬提高4倍！　　新的Xtensa LX4 DPU支持更高的本地數(shù)據(jù)存儲位寬，最高到每周期1024比特，支持更寬的128位VLIW（超長指令字）指令，從而提高指
關鍵字： Tensilica DSP

萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核

　　萊迪思半導體公司和Helion Technology今日宣布一系列適用于LatticeECP3 FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核，提高了有限信道帶寬的利用率，因此非常適合微波回程應用、寬帶無線接入適用于802.16e（WiMAX）以及潛在的其他多鏈路多輸入-多輸出（MIMO）應用中的使用。在LatticeECP3器件中，IP核可以從500Mbps無縫擴展至超過3Gbps，并可用于典型的網(wǎng)絡應用中的第2層或第3層。IP核采用了非常強大和成熟的LZRW無損壓縮算法，它
關鍵字：萊迪思 FPGA

Altera、Apical和AltaSens聯(lián)合發(fā)布HD寬動態(tài)范圍視頻監(jiān)控芯片組

　　延續(xù)其在高清晰(HD)寬動態(tài)范圍(WDR)監(jiān)控攝像機解決方案上的領先優(yōu)勢，Altera公司、Apical有限公司(UK)以及AltaSens有限公司今天宣布，開始提供業(yè)界第一款HD WDR視頻監(jiān)控芯片組。這一獨特的芯片組結合了Altera Cyclone® IV E FPGA和安全芯片，支持Apical的HD WDR全圖像信號處理(ISP)流水線IP和AltaSens的1080p60 A3372E3-4T圖像傳感器。這一獨特的解決方案能夠方便的使用Apical IP，降低了用戶在全傳感器處理解
關鍵字： Altera 視頻監(jiān)控 FPGA

基于FPGA的DES、3DES硬件加密技術

基于FPGA的DES、3DES硬件加密技術,傳統(tǒng)的加密工作是通過在主機上運行加密軟件實現(xiàn)的。這種方法除占用主機資源外，運算速度較慢，安全性也較差。而硬件加密是通過專用加密芯片、FPGA芯片或獨立的處理芯片等實現(xiàn)密碼運算。相對于軟件加密，硬件加密具有
關鍵字：加密技術硬件 3DES FPGA DES 基于

一種密鑰可配置的DES加密算法的FPGA

一種密鑰可配置的DES加密算法的FPGA,摘要：在傳統(tǒng)的DES加密算法的基礎上，提出一種對密鑰實行動態(tài)管理的硬件設計方案，給出了其FPGA實現(xiàn)方法。通過對DES加密原理的分析，利用其子密鑰的生成與核心算法相關性較弱的特點，對密鑰進行重新配置。DES算法采
關鍵字： DES 線性反饋移位寄存器混沌加密 FPGA
　　隨著密碼學技術的飛速發(fā)展，軟件加密已經(jīng)非常流行，但由于硬件加密的穩(wěn)定性和兼容性更好而且速度更快，所以仍是商業(yè)和軍事用途的主要選擇。而FPGA在實現(xiàn)算法方面具有靈活性、物理安全性和比軟件更高的速度性能，已成為硬件實現(xiàn)加密算法的最好選擇。

基于DSP離散頻率編碼雷達信號的實現(xiàn)

基于DSP離散頻率編碼雷達信號的實現(xiàn),摘要：離散頻率編碼序列集合是一種具有良好自相關和互相關性的正交編碼波形序列集合，其信號可以提升網(wǎng)狀多雷達系統(tǒng)的目標搜索能力、追蹤與識別能力。為了設計這種信號，需要求解NP-難的組合優(yōu)化問題，且考慮到DSP的
關鍵字：雷達信號實現(xiàn) 編碼頻率 DSP 離散基于

共9854條 387/657 |‹ « 385 386 387 388 389 390 391 392 393 394 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設計
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)

fpga+dsp相關帖子

MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷
TC264如何外掛FPGA？

fpga+dsp資料下載

萊迪思CertusPro-NX 高級通用FPGA
手把手教你學習FPGA—LED篇
萊迪思L-ASC10
萊迪思Platform Manager 2
基于FPGA的多路光電編碼器數(shù)據(jù)采集系統(tǒng)
基于DSP的有源電力濾波器設計方案
萊迪思CrossLink
萊迪思 MachXO2 FPGA

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();