<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

FPGA/CPLD設(shè)計思想與技巧

FPGA/CPLD設(shè)計思想與技巧,　　本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果?！?/li>
關(guān)鍵字：技巧設(shè)計思想 FPGA/CPLD

基于MCU和DSP的步進(jìn)電機(jī)控制技術(shù)

基于MCU和DSP的步進(jìn)電機(jī)控制技術(shù),步進(jìn)電機(jī)也叫步進(jìn)器，它利用電磁學(xué)原理，將電能轉(zhuǎn)換為機(jī)械能，人們早在20世紀(jì)20年代就開始使用這種電機(jī)。隨著嵌入式系統(tǒng)(例如打印機(jī)、磁盤驅(qū)動器、玩具、雨刷、震動尋呼機(jī)、機(jī)械手臂和錄像機(jī)等)的日益流行，步進(jìn)電機(jī)
關(guān)鍵字： MCU DSP

一種基于FPGA的立體視頻轉(zhuǎn)換系統(tǒng)研究設(shè)計

自由立體顯示器是一種無需佩戴輔助裝置就能觀看三維立體效果的顯示器。由于立體顯示器能夠真實還原三維...
關(guān)鍵字： FPGA 立體視頻轉(zhuǎn)換 SDRAM DVI

基于FPGA的數(shù)字幅頻均衡功率放大器的解決方案

摘要：提出了一種基于FPGA 的數(shù)字幅頻均衡功率放大器的設(shè)計方案。系統(tǒng)在完成基于AD620前級小信號放大電路設(shè)計的基礎(chǔ)上，分析了阻帶網(wǎng)絡(luò)的幅頻特性；結(jié)合分析結(jié)果與FIR 濾波算法給出了相應(yīng)的濾波器組成方案。后級功
關(guān)鍵字： FPGA 數(shù)字幅頻均衡方案

一種基于FPGA的正弦波信號發(fā)生器的設(shè)計

摘要：現(xiàn)代測試領(lǐng)城中，經(jīng)常需要信號發(fā)生器提供多種多樣的的測試信號去檢驗實際電路中存在的設(shè)計問題。傳統(tǒng)的信號發(fā)生器多采用模擬電路搭建。以正弦波信號發(fā)生器為例，結(jié)合DDS直接數(shù)字合成技術(shù)，基于FPGA設(shè)計其他外圍
關(guān)鍵字： FPGA 正弦波信號發(fā)生器

多相濾波的數(shù)字相干檢波原理及FPGA實現(xiàn)

多相濾波是實現(xiàn)數(shù)字下變頻及數(shù)字相干檢波的關(guān)鍵技術(shù)，是雷達(dá)、聲納和通信等系統(tǒng)中為數(shù)字信號處理提供高質(zhì)量的正交信號的有效手段。文中討論了多相濾波的基本原理，給出了采用多相濾波的方法對中頻帶限信號處理的仿真分析，并結(jié)合一款脈沖壓縮雷達(dá)中頻數(shù)字化接收機(jī)的實現(xiàn)方案進(jìn)行工程驗證，結(jié)果表明，在技術(shù)指標(biāo)上可有效克服正交通道不一致問題，具有較高的應(yīng)用價值。
關(guān)鍵字： FPGA 多相濾波數(shù)字相干檢波

基于DSP的1553B總線系統(tǒng)設(shè)計與實現(xiàn)

基于DSP的1553B總線系統(tǒng)設(shè)計與實現(xiàn),摘要：在研究1553B總線協(xié)議特點的基礎(chǔ)上，提出了一種基于DSP的1553B總線接口設(shè)計方案．詳細(xì)描述了硬件電路的實現(xiàn)及軟件驅(qū)動程序的編寫。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執(zhí)行元件，采
關(guān)鍵字： DSP FPGA

基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計

基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計, 摘要：提出了一種基于ARM7 和CPLD 架構(gòu)的數(shù)字公交站亭系統(tǒng)。系統(tǒng)通過GPRS 模塊與公交控制中心實時通信，使用CA 認(rèn)證保證通信的安全性，采用兩塊SRAM 組成具有“乒乓邏輯”的高速緩存確保顯示數(shù)據(jù)的連續(xù)性
關(guān)鍵字： ARM DSP CPLD

基于FPGA的音樂播放控制電路設(shè)計

基于FPGA的音樂播放控制電路設(shè)計,　　隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對這一狀況，人們已經(jīng)清醒地認(rèn)識到，要分析和設(shè)計復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實驗教學(xué)已遠(yuǎn)不能滿足社會對高新技術(shù)人才的培養(yǎng)需要。本文就一個
關(guān)鍵字：控制電路設(shè)計播放音樂 FPGA 基于

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計,　面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口，這點絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無限多種高度復(fù)雜的 I/O
關(guān)鍵字： I/O 設(shè)計夾層 FPGA FMC 標(biāo)準(zhǔn) 基于

如何實現(xiàn)FPGA到DDR3 SDRAM存儲器的連接

采用90nm工藝制造的DDR3 SDRAM存儲器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲密度更可高達(dá)2Gbits。該架構(gòu)無疑速度更快，容量更大，單位比特的功耗更低，但問
關(guān)鍵字： SDRAM FPGA DDR3 存儲器

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計了一個適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點，實現(xiàn)了對輸入中頻信號的高效高速處理，同
關(guān)鍵字： FPGA 寬帶數(shù)字接收機(jī) 帶寬

基于FPGA和IP Core的定制緩沖管理的實現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來完成。在很多情況下NP
關(guān)鍵字： FPGA Core 定制

基于閃爍存儲器的DSP并行引導(dǎo)裝載方法

基于閃爍存儲器的DSP并行引導(dǎo)裝載方法,TMS3.0VC5409 是TI公司推出的第一代的高性能、低價位、低功耗數(shù)字信號處理器（DSP）。與現(xiàn)在流行的TMS320C5409相比，性能提高了60%，功耗效率提高了 50%。它的應(yīng)用對象大多是要求能脫機(jī)運(yùn)行的內(nèi)嵌式系統(tǒng)，如機(jī)頂盒（
關(guān)鍵字：引導(dǎo) 裝載方法并行 DSP 閃爍存儲器基于

DSP在交流異步電動機(jī)變頻調(diào)速中的應(yīng)用

DSP在交流異步電動機(jī)變頻調(diào)速中的應(yīng)用, 目前交流調(diào)速電氣傳動已經(jīng)成為電氣調(diào)速傳動的主流。隨著現(xiàn)代交流電機(jī)調(diào)速控制理論的發(fā)展和電力電子裝置功能的完善，特別是微型計算機(jī)及大規(guī)模集成電路的發(fā)展，交流電機(jī)調(diào)速取得了突破性的進(jìn)展?！　『銐侯l比(U／F=常
關(guān)鍵字：應(yīng)用變頻調(diào)速異步電動機(jī) 交流 DSP

共9875條 421/659 |‹ « 419 420 421 422 423 424 425 426 427 428 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。創(chuàng)建詞條

fpga+dsp電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
一種基于DSP和USB的指紋識別系統(tǒng)設(shè)計
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)

fpga+dsp相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
MCU、DSP、PLC的優(yōu)缺點對比
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

fpga+dsp資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
基于DSP和PC的農(nóng)業(yè)機(jī)器人控制系統(tǒng)
基于DSP的工業(yè)機(jī)器人控制器的設(shè)計與實現(xiàn)
基于DSP的高壓訓(xùn)線機(jī)器人數(shù)字化控制器
使用FPGA的超聲波測距資料合集免費(fèi)下載

fpga+dsp專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();