fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

擴(kuò)大嵌入式領(lǐng)域勢(shì)力范圍 FPGA廠商積極備戰(zhàn)

　　隨著經(jīng)濟(jì)情勢(shì)與市場(chǎng)環(huán)境的改變,歷經(jīng)長(zhǎng)足發(fā)展的可編程邏輯組件(PLD)正憑借著成熟的技術(shù)將觸角深入量產(chǎn)型的消費(fèi)及嵌入式市場(chǎng),并以更加經(jīng)濟(jì)的開發(fā)成本持續(xù)搶占傳統(tǒng)ASIC/ASSP市場(chǎng). 　　"ASIC/ASSP的商業(yè)模式愈來愈難以為繼,"愛特(Actel)公司應(yīng)用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關(guān)卡."300mm晶圓廠的成本以驚人的速度增長(zhǎng),在45nm節(jié)點(diǎn)約需30億美元;而到了32nm節(jié)點(diǎn),估計(jì)會(huì)達(dá)到100億美元."另一方面,全球市場(chǎng)的動(dòng)蕩情況,也
關(guān)鍵字： Altera FPGA 40nm

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )日前宣布隆重推出EasyPath?-6 FPGA，該產(chǎn)品為高性能 FPGA 進(jìn)入量產(chǎn)器件提供了六周內(nèi)即可實(shí)現(xiàn)的總成本最低、風(fēng)險(xiǎn)最小的的解決方案，在所有FPGA降低成本解決方案中轉(zhuǎn)入量產(chǎn)時(shí)間最快。新款 EasyPath FPGA 無(wú)最低訂購(gòu)量限制，讓客戶可根據(jù)最終市場(chǎng)需求下訂單，且成本較購(gòu)買等量的 FPGA 低 35%。　　此外，雖然大多數(shù)成本降低的方案會(huì)讓設(shè)計(jì)選項(xiàng)受到限制，迫使客戶接受未經(jīng)優(yōu)化的部件或封裝，然而
關(guān)鍵字： Xilinx FPGA EasyPath

基于DSP的PWM整流技術(shù)研究,引言
整流器作為一種AC／DC變換裝置，其發(fā)展經(jīng)歷了由不可控整流器(二極管整流)、相控整流器(晶閘管整流)到PWM整流器(門極可關(guān)斷功率開關(guān)管)的發(fā)展歷程。晶閘管相控整流和二極管不可控整流對(duì)電網(wǎng)諧波污染嚴(yán)重
關(guān)鍵字：技術(shù) 研究整流 PWM DSP 基于 DSP

基于FPGA的神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)方法已成為實(shí)際實(shí)時(shí)應(yīng)用神經(jīng)網(wǎng)絡(luò)的一種途徑。本文就十多年來基于FPGA的ANN實(shí)現(xiàn)作一個(gè)系統(tǒng)的總結(jié)，例舉關(guān)鍵的技術(shù)問題，給出詳細(xì)的數(shù)據(jù)分析，引用相關(guān)的最新研究成果，對(duì)不同的實(shí)現(xiàn)方法和思想進(jìn)行討論分析，并說明存在的問題以及改善方法，強(qiáng)調(diào)神經(jīng)網(wǎng)絡(luò)FPGA實(shí)現(xiàn)的發(fā)展方向和潛力及提出自己的想法。另外，還指出基于FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)存在的瓶頸制約，最后對(duì)今后的研究趨勢(shì)作出估計(jì)。
關(guān)鍵字： FPGA 人工神經(jīng)網(wǎng)絡(luò) 實(shí)現(xiàn)方法

《電子產(chǎn)品世界》在“2009年度影響中國(guó)的嵌入式系統(tǒng)技術(shù)獎(jiǎng)”評(píng)選中授予賽靈思目標(biāo)設(shè)計(jì)平臺(tái)“最佳新興理念獎(jiǎng)”，對(duì)目標(biāo)設(shè)計(jì)平臺(tái)給設(shè)計(jì)師帶來的巨大價(jià)值表示高度認(rèn)可
關(guān)鍵字：賽靈思 FPGA Virtex-6 Spartan-6

1混合信號(hào)測(cè)試的特點(diǎn)和測(cè)試要求隨著數(shù)字化浪潮的深入，具有混合信號(hào)功能的芯片越來越多地出現(xiàn)在人們的生...
關(guān)鍵字： DSP ADSL CODEC 混合信號(hào)測(cè)試

在當(dāng)前的DSP市場(chǎng)上，通信設(shè)備是其最大的用戶，以下是其中的幾個(gè)例子：(1)數(shù)字式蜂房系統(tǒng)數(shù)字式蜂房...
關(guān)鍵字： DSP 通訊

為實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴(kuò)展存儲(chǔ)空間，提出一種基于FPGA實(shí)現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點(diǎn)和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時(shí)序圖。FPGA采用模塊化設(shè)計(jì)，增強(qiáng)SDRAM控制器的通用性，更方便地滿足實(shí)際需求。
關(guān)鍵字： FPGA FIFO

0 引言
神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡(jiǎn)稱，是當(dāng)前的研究熱點(diǎn)之一。人腦在接受視覺感官傳來的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這
關(guān)鍵字： FPGA BP神經(jīng)網(wǎng)絡(luò) 圖像壓縮算法

基于DSP的USB數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì),數(shù)字信號(hào)處理器(DSP)在高速運(yùn)算上有著不可比擬的優(yōu)勢(shì)，但數(shù)字信號(hào)處理的數(shù)據(jù)量龐大，需要一種非常方便、快捷的接口實(shí)現(xiàn)與計(jì)算機(jī)的數(shù)據(jù)傳輸。在CT圖像重建系統(tǒng)設(shè)計(jì)中，提出一種基于DSP和USB的高速數(shù)據(jù)傳輸方案，該方案采用CYPRESS的CY7C68001作為USB收發(fā)控制芯片，并使用TI的高性能DSP芯片TMS320C6416作為微處理器控制芯片，利用兩者的速度優(yōu)勢(shì)，通過C語(yǔ)言編寫通信程序，實(shí)現(xiàn)了DSP與PC機(jī)之間的高速數(shù)據(jù)傳輸，從而使得大量圖像數(shù)據(jù)能夠快速、實(shí)時(shí)的存儲(chǔ)、
關(guān)鍵字：傳輸系統(tǒng) 設(shè)計(jì) 數(shù)據(jù) USB DSP 基于收發(fā)器

TMS320C6701 DSP自動(dòng)加載研究,0 引言
在許多DSP應(yīng)用系統(tǒng)中，都需要DSP芯片能夠在加電后自動(dòng)從外部設(shè)備加載程序，也就是引導(dǎo)(Boot-load)。TI公司的TMS320C6000系列芯片有三種引導(dǎo)方式可供選擇，分別是不加載、ROM加載和主機(jī)加載，詳細(xì)工作
關(guān)鍵字：研究加載自動(dòng) DSP TMS320C6701 DSP

噪聲消除的DSP算法研究, 在語(yǔ)音傳輸?shù)倪^程中，語(yǔ)音增強(qiáng)方案經(jīng)常被采用。它使用FEC編碼技術(shù)(由卷積編碼和維特比譯碼算法組成)進(jìn)行數(shù)據(jù)傳輸，有著大批量的數(shù)據(jù)運(yùn)算(包括卷積和譯碼等算法)和檢測(cè)，而且都是采用先進(jìn)的DSP處理器來完成的，
關(guān)鍵字：研究算法 DSP 消除噪聲 DSP